


Реализация доступа к  
накопителям на жестких  
магнитных дисках в  
ВК “Эльбрус-3S”


Кондрашин Александр Александрович, группа 212.

# Подключение устройств с интерфейсом IDE



- ▶ **БК “Эльбрус – 3М”** (*“южный мост” фирмы Intel*):
  - ⊖ ограниченная доступность
  - ⊖ недостаточный набор интерфейсов
  - ⊖ частота 33 МГц
- ▶ **БК “Эльбрус – 3S”** (*“южный мост” собственной разработки*):
  - ⊕ независимость от зарубежных производителей
  - ⊕ широкий набор интерфейсов
  - ⊕ частота 125 МГц

# Задачи



**Обеспечить доступ к устройствам с интерфейсом IDE в ВК “Эльбрус-3S”, для чего:**

- ▶ разработать контроллер шины IDE, поддерживающий работу с интерфейсом IO-link
- ▶ разработать стенд для отладки и тестирования
- ▶ провести тестирование


# Интерфейс IO-Link

## ◆ Интерфейс передатчика

|               |        |                                       |
|---------------|--------|---------------------------------------|
| up_val        | output | Строб значимости транзакций           |
| up_dat [31:0] | output | Линии передачи пакета                 |
| up_rdy        | input  | Сигнал готовности принимающей стороны |

## ◆ Интерфейс приемника

|               |        |   |
|---------------|--------|---|
| dn_val        | input  | Строб значимости транзакций             |
| dn_dat [31:0] | input  | Линии передачи пакета                   |
| dn_rdy        | output | Сигнал готовности приема пакета запроса |



# Типы пакетов обмена интерфейса IO-link

- ◆ Формат заголовка пакетов запроса: “MEM32\_Req”, “IO\_Req” и “MEM64\_Req”

|                 |  |       |                  |      |
|-----------------|--|-------|------------------|------|
| N<br>слова\биты | 31-24  | 23-16 | 15-8             | 7-0  |
| 0               | ID   | COP   | PacketAttributes |      |
| 1               | Address[31:0]                                |       |                  |      |
| 2               | Address[63:32] <i>(только для MEM64_Req)</i> |       |                  |      |
| 3               | Reserved (0)                                 |       | BEMask           | Size |


- ◆ Формат заголовка пакета запроса “Config\_Req”

|                 |          |                   |                    |                     |                   |         |
|-----------------|----------|-------------------|--------------------|---------------------|-------------------|---------|
| N<br>слова\биты | 31-24    | 23-16             |                    | 15-8                |                   | 7-0     |
| 0               | ID       | COP               |                    | PacketAttributes    |                   |         |
| 1               | BusNum   | [23:19]<br>DevNum | [18:16]<br>FuncNum | [15:12]<br>Reserved | [11:8]<br>RegNum1 | RegNum0 |
| 2               | Reserved |                   |                    | BEMask              |                   | Size    |

- ◆ Формат заголовка пакета завершения (ответа)

|                 |             |       |                   |                        |      |
|-----------------|-------------|-------|-------------------|------------------------|------|
| N<br>слова\биты | 31-24       | 23-16 | 15-8              |                        | 7-0  |
| 0               | ID          | COP   | PacketAttributes  |                        |      |
| 1               | Reserved(0) |       | [15:12]<br>Status | [11:8]<br>Address[5:2] | Size |


# Реализация IDE-контроллера




- ◆ **IOL Engine**
  - обеспечивает работу с IO-Link
  - реализует внутренние DMA и Register интерфейсы
- ◆ **IDE Engine**
  - отвечает за работу с IDE
  - сбран из отлаженных подмодулей ранней разработки
- ◆ **IDE RegBlock, Config Space**
  - служебная информация для управления работой

# Реализация модуля IO-link Engine

- ◆ 7 основных блоков
- ◆ отдельные автоматы для передачи и приема данных
- ◆ **Analyzer** – главный управляющий блок
- ◆ одновременная работа режимов PIO и DMA обмена данными




# Реализация блока Analyzer



- ◆ управление работой модуля IOL Engine
- ◆ арбитрация пакетов запроса (DMA/PIO) и ответов (PIO/DMA)
- ◆ управление режимом адресации запросов DMA (32/64bit)
- ◆ выставление подтверждений выполнения операций DMA обмена
- ◆ мониторинг ошибок во время приема/передачи данных


# Реализация блока IO-Link Receiver

- ◆ контроль сигнала валидности транзакции на шине IO-link
- ◆ управление сигналом готовности к приему
- ◆ буферизация принятых данных до завершения операции




# Реализация блока Packet Decoder

- ◆ определение типа операции и параметров пакета (*addr, size..*)
- ◆ декодирование адреса и определение адресного пространства
- ◆ выделение данных “payload”



# Реализация блока IO-Link Transmitter


- ◆ управление сигналом валидности передачи
- ◆ выставление данных на шину IO-Link
- ◆ мониторинг сигнала готовности принимающей стороны



# Реализация блока Packet Builder

## ◆ формирование пакета данных

- ◆ формирование заголовка за 1 такт
- ◆ потактовое наполнение данными “payload” (без буферизации)
- ◆ одновременная работа с блоком **IO-link Transmitter**, поэтому повышенная производительность




# Функции блоков Slave- и DMA Interface Agent


- ◆ обеспечение доступа к модулям: IDE Engine, RegBlock и Config Space
- ◆ конвертирование параметров операции (*addr, size..*)
- ◆ перестановка в словах данных “payload”



# Блок-схема IDE-контроллера



# Реализация стенда для отладки



- ◆ прием и передача пакетов всех типов
- ◆ различная последовательность пакетов
- ◆ два режима адресации при DMA обмене
- ◆ все возможные размеры блока данных
- ◆ эмуляция ошибок, вызванных неверным размером, ID, номером пакета

# Результаты



Разработан контроллер шины IDE со следующими техническими характеристиками:

- ◆ поддержка интерфейса “IO-link” передачи данных
- ◆ работа с запросами в пространство памяти (с режимами адресации 32bit и 64bit), пространство ввода/вывода, конфигурационное пространство и ответами на них.
- ◆ поддержка 2-х IDE каналов;
- ◆ работа на частоте 125 МГц;
- ◆ 4300 логических элементов.



Разработан стенд для отладки и проведено тестирование



Контроллер реализован на ПЛИС и проходит тестирование в составе ВК “Эльбрус-3S”