

# Аппаратное обеспечение ЭВМ

## Процессор


*Назначение*

*Функции*

*Состав*



# Содержание

- [Определение](#)
- [История](#)
- [Назначение](#)
- [Состав и архитектура](#)
- [Принцип работы](#)



# Определение

Центра́льный проце́ссор (ЦП; также центральное процессорное устройство - ЦПУ; англ. *central processing unit, CPU*, дословно — *центральное обрабатывающее устройство*, часто просто *процессор*) — электронный блок либо интегральная схема, исполняющая машинные инструкции (код программ), главная часть аппаратного обеспечения компьютера или программируемого логического контроллера. Иногда называют *микروпроцессором* или просто *процессором*.




# История

Четырёхразрядных микропроцессор от Intel


108 кГц

2300 транзисторов

**Intel 4004**




**Первый процессор**




# Назначение

- Выполнение команды программы, находящейся в оперативной памяти.
- Координировать работу всех устройств ЭВМ.



# Состав и архитектура





# Состав и архитектура

В состав центрального процессора входят:

- устройство управления (УУ);
- арифметико-логическое устройство (АЛУ);
- запоминающее устройство (ЗУ) на основе регистров процессорной памяти и кэш-памяти процессора;
- генератор тактовой частоты (ГТЧ).



YES



INPUT		OUTPUT
A		
0		0
1		1

NOT



INPUT		OUTPUT
A		
0		1
1		0

AND



INPUT		OUTPUT
A	B	
0	0	0
1	0	0
0	1	0
1	1	1

OR



INPUT		OUTPUT
A	B	
0	0	0
1	0	1
0	1	1
1	1	1

XOR



INPUT		OUTPUT
A	B	
0	0	0
1	0	1
0	1	1
1	1	0

NAND



INPUT		OUTPUT
A	B	
0	0	1
1	0	1
0	1	1
1	1	0

NOR



INPUT		OUTPUT
A	B	
0	0	1
1	0	0
0	1	0
1	1	0

XNOR



INPUT		OUTPUT
A	B	
0	0	1
1	0	0
0	1	0
1	1	1




<b>Mnemonic</b>	<b>Summary</b>
<a href="#"><u>AAA</u></a>	ASCII Adjust After Addition
<a href="#"><u>AAD</u></a>	ASCII Adjust AX Before Division
<a href="#"><u>AAM</u></a>	ASCII Adjust AX After Multiply
<a href="#"><u>AAS</u></a>	ASCII Adjust AL After Subtraction
<a href="#"><u>ADC</u></a>	Add with Carry
<a href="#"><u>ADCX</u></a>	Unsigned Integer Addition of Two Operands with Carry Flag
<a href="#"><u>ADD</u></a>	Add
<a href="#"><u>ADDPD</u></a>	Add Packed Double-Precision Floating-Point Values
<a href="#"><u>ADDPS</u></a>	Add Packed Single-Precision Floating-Point Values
<a href="#"><u>ADDSD</u></a>	Add Scalar Double-Precision Floating-Point Values
<a href="#"><u>ADDSS</u></a>	Add Scalar Single-Precision Floating-Point Values
<a href="#"><u>ADDSUBPD</u></a>	Packed Double-FP Add/Subtract
<a href="#"><u>ADDSUBPS</u></a>	Packed Single-FP Add/Subtract
<a href="#"><u>ADOX</u></a>	Unsigned Integer Addition of Two Operands with Overflow Flag
<a href="#"><u>AESDEC</u></a>	Perform One Round of an AES Decryption Flow
<a href="#"><u>AESDECLAST</u></a>	Perform Last Round of an AES Decryption Flow
<a href="#"><u>AESENC</u></a>	Perform One Round of an AES Encryption Flow
<a href="#"><u>AESENCLAST</u></a>	Perform Last Round of an AES Encryption Flow
<a href="#"><u>AESIMC</u></a>	Perform the AES InvMixColumn Transformation
<a href="#"><u>AESKEYGENASSIST</u></a>	AES Round Key Generation Assist
<a href="#"><u>AND</u></a>	Logical AND
<a href="#"><u>ANDN</u></a>	Logical AND NOT



L1 Data Cache	32KB	32KB	48KB
L2 Cache	256KB	256KB	512KB
L2 TLB	1024	1536 16 (1G)	2048 (4k) Shared 1024 for 2M/4M 1024 for 1G
μop Cache	1.5K μops	1.5K μops	2.25K μops
OoO Window	182	224	352
In-Flight Loads	72	72	128
In-Flight Stores	42	56	72


Intel® Hyper-Threading Technology on Intel® multi-core processors allows twice as many threads to be processed in parallel.

### Intel® Hyper-Threading Technology



Quad-Core  
Intel® Processor





**Спасибо за внимание**

