


# Мультиплексоры и демультиплексоры.



# Мультиплексоры




*осуществляют подключение  
одного из входных каналов к  
выходному под управлением  
управляющего (адресующего)  
слова.*


# Мультиплексоры

- *Каждому информационному входу мультиплексора присваивается номер, называемый адресом. При подаче стробирующего сигнала на вход С мультиплексор выбирает один из входов, адрес которого задается двоичным кодом на адресных входах, и подключает его к выходу.*





a)



б)

рис. 26

# Таблица истинности

Адресные входы		Стробирующий сигнал	Выход
$A_1$	$A_0$		
*	*	0	0
0	0	1	$D_0$
0	1	1	$D_1$
1	0	1	$D_2$
1	1	1	$D_3$




Рисунок 8.1 Упрощенное представление мультиплексора многопозиционным ключом

Адресующий код  $A$  задает переключателю определенное положение, соединяя с выходом  $F$  один из информационных входов  $X_i$ . При нулевом адресующем коде переключатель занимает верхнее положение  $X_0$ , с увеличением кода на единицу переходит в соседнее положение  $X_1$  и т. д.

Работа мультиплексора описывается  
соотношением:



$$F = x_0 \bar{a}_{n-1} \bar{a}_{n-2} \dots \bar{a}_1 \bar{a}_0 \vee x_1 \bar{a}_{n-1} \bar{a}_{n-2} \dots \bar{a}_1 a_0 \vee \dots x_{2^n-1} a_{n-2} \dots a_1 a_0$$

которое иногда называется мультиплексной формулой. При любом значении адресующего кода все слагаемые, кроме одного, равны нулю. Ненулевое слагаемое равно  $x_i$ , где  $i$  — значение текущего адресного кода.

# Универсальные логические модули на основе мультиплексоров





## Универсальные логические модули (УЛМ)

на основе мультиплексоров относятся к устройствам, настраиваемым на решение той или иной задачи. Универсальность их состоит в том, что для заданного числа аргументов можно настроить УЛМ на любую функцию.




(б)



(а)



Схема использования мультиплексора в качестве УЛМ (а), примеры воспроизведения функций при настройке константами (б) и при переносе одного аргумента в число сигналов настройки (в)





(В)



На схеме а - иллюстрирует возможность воспроизведения с помощью мультиплексора любой функции  $n$  аргументов. Действительно, каждому набору аргументов соответствует передача на выход одного из сигналов настройки. Если этот сигнал есть значение функции на данном наборе аргументов, то задача решена. Разным функциям будут соответствовать разные коды настройки. Алфавитом настройки будет  $\{0,1\}$  — настройка осуществляется константами 0 и 1. На рисунке 8.2 б показан пример воспроизведения функции неравнозначности  $x_1$

# Второй способ настройки УЛМ

Большее число входов настройки наталкивает на поиск возможностей их уменьшения. Такие возможности существуют и заключаются в расширении алфавита настроечных сигналов.



(б)

- (а) Логический блок выработки сигналов настройки УЛМ с переносом двух аргументов в сигналы настройки (а) и пример схемы воспроизведения функции четырех аргументов на мультиплексоре "4—1" (б)

Демультимплексоры




# Демультимплексорами




называются устройства, которые  
позволяют подключать один вход к  
нескольким выходам.

Демультимплексор можно построить на основе точно таких же схем логического "И", как и при построении мультимплексора.



Существенным отличием от мультимплексора является возможность объединения нескольких входов в один без дополнительных схем.

Однако для увеличения нагрузочной способности микросхемы, на входе демультимплексора для усиления входного сигнала лучше поставить инвертор.



Принципиальная схема демультиплексора,  
управляемого двоичным кодом.

В этой схеме для выбора конкретного выхода демультиплексора, как и в мультиплексоре, используется двоичный дешифратор.




Если рассмотреть принципиальную схему самого дешифратора, то можно значительно упростить демультимплексор.

Достаточно просто к каждому логическому элементу 'И', входящему в состав дешифратора просто добавить ещё один вход - In.

Такую схему часто называют дешифратором с входом разрешения работы. Условно-графическое изображение демультимплексора приведено на следующем рисунке.





Условно графическое обозначение демультиплектора с четырьмя выходами.

В этом обозначении вход  $I_n$  обозначен как вход  $E$ , а выходы не названы никак, оставлены только их номера.

В МОП микросхемах не существует отдельных микросхем демультиплексоров, так как МОП мультиплексоры, описанные ранее по информационным сигналам не различают вход и выход, т.е. направление распространения информационных сигналов, точно также как и в механических ключах, может быть произвольным. Если поменять входы и выходные места, то КМОП мультиплексоры будут работать в качестве демультиплексоров. Поэтому их часто называют просто коммутаторами.



Компараторы





*Компараторы  
(устройства сравнения)  
определяют отношения между двумя  
словами. Основными  
отношениями, через которые  
можно выразить остальные,  
можно считать два — "равно" и  
"больше".*




Рисунок 8.4 Условное обозначение компаратора с тремя выходами

Устройства сравнения на равенство строятся на основе поразрядных операций над одноименными разрядами обоих слов. Слова равны, если равны все одноименные их разряды, т. е. если в обоих нули или единицы.



Признак равенства разрядов:

$$r_i = a_i b_i \vee \bar{a}_i \bar{b}_i = \overline{a_i \bar{b}_i \vee \bar{a}_i b_i} = \overline{\overline{a_i \bar{b}_i} \overline{\bar{a}_i b_i}} = \overline{a_i \bar{b}_i \bar{a}_i b_i} = a_i \oplus b_i$$

## Признак неравенства разрядов



$$r_i = a_i \bar{b}_i \vee \bar{a}_i b_i = \overline{a_i b_i} \vee \overline{\bar{a}_i \bar{b}_i} = \overline{\overline{a_i b_i} \cdot \overline{\bar{a}_i \bar{b}_i}} = a_i \oplus b_i$$

## Признак равенства слов

$$R = r_{n-1} r_{n-2} \dots r_0.$$




Рисунок 8.5  
Схема компаратора на равенство в базисе И-НЕ



Рисунок 8.6  
Схема без парафазных входов




Схема без парафазных входов (рис. 8.6) основана на выражениях для  $r_i$  преобразованных следующим образом:

$$r_i = \overline{a_i b_i} \vee \overline{\bar{a}_i \bar{b}_i} = a_i (\bar{a}_i \vee \bar{b}_i) \vee b_i (\bar{a}_i \vee \bar{b}_i) = a_i \bar{a}_i \bar{b}_i \vee b_i \bar{a}_i \bar{b}_i$$



Подобный же подход справедлив и для слов любой разрядности — к анализу следующего разряда нужно переходить только при равенстве предыдущих.



Таким образом, для общего случая  $n$ -разрядных слов имеем

$$F_{A>B} = a_{n-1} \bar{b}_{n-1} \vee r_{n-1} a_{n-2} \bar{b}_{n-2} \vee \dots \vee r_{n-1} r_{n-2} \dots r_1 a_0 \bar{b}_0$$