


Лекция №3  
по курсу  
«Проектирование и архитектура вычислительных  
систем»

Москва, 2020

# Логические элементы


Логические вентили (logic gates) – это простейшие цифровые схемы, получающие один или более двоичных сигналов на входе и производящие новый двоичный сигнал на выходе.



$$Y = \bar{A}$$

A	Y
0	1
1	0


**Вентиль НЕ**



$$Y = AB$$

A	B	Y
0	0	0
0	1	0
1	0	0
1	1	1

**Вентиль И**



$$Y = A + B$$

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	1


**Вентиль ИЛИ**

## Логические элементы




$$Y = A \oplus B$$

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0



$$Y = \overline{AB}$$

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0



$$Y = \overline{A+B}$$

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0

**Другие логические элементы с двумя входными сигналами**

## Простейшие коды

Пример простейшего кода с проверкой на четность

	Информационные разряды	Контрольный разряд
0	000	0
1	001	1
2	010	1
3	011	0
4	100	1
5	101	0
6	110	0
7	111	1

# Прямоугольный код

# Код Хэмминга

2

4

5 2. Размещение знаков сообщения X в информационных разрядах

6

7	11	10	9	8	7	6	5	4	3	2	1
8	0	1	1		0	1	0		1		

9

Рис. 2. Размещение знаков сообщения в информационных разрядах

# RISC – Архитектура

- Reduced Instruction Set Computer.
- Проект «RISC» в Университете Беркли был начат в 1980 году под руководством Дэвида Паттерсона и Карло Секвина.
- В 1981 году, Джон Хеннесси начал аналогичный проект в Стэнфордском университете.

# Принципы RISC

- Все команды имеют одинаковую длину.
- Все (или почти все) команды исполняются за один такт.
- Много регистров.
- Работа с памятью только в двух командах — Load и Store.
- Программирование только на АЯВУ.



# Водопровод (prefetching)

- Поскольку по статистике каждая 6-8 исполняемая команда является передачей управления, делать аппаратный буфер водопровода на большее число позиций не целесообразно.
- Если 20 лет назад память была в 4-5 раз медленнее процессора, то сегодня уже в 15-20 раз, поэтому актуальность водопровода только возрастает.

# Введение в аппаратный параллелизм уровня машинных команд

## ILP Instruction-Level Parallelism

- Мы уже говорили о **водопроводе** — своеобразном конвейере, читающем команды из памяти впрок
- Позже появились **конвейеры исполнения команд**, начиная с Intel 80486 (1989 г.)
- **Суперскалярное выполнение** — если ЭВМ имеет несколько сумматоров, умножителей и других устройств, можно выполнять несколько команд параллельно, первым суперскалярным процессором стал Intel Pentium (1993 г.)

## Введение в аппаратный параллелизм уровня машинных команд

- **Спекулятивное выполнение**, например,  
*If a > 0 then x := y+z*; здесь можно начать исполнение присваивания параллельно с проверкой условия, но собственно запись в *x* произойдет только, когда станет известной истинность условия.

# Многопроцессорные и альтернативные архитектуры

- **SIMD** – single instruction, multiple data, несколько ЭВМ каждый такт выполняют одну команду, но со своими данными, одна выделенная ЭВМ раздает команды на исполнение.

# Многопроцессорные и альтернативные архитектуры

- **MIMD** – multiple instruction, multiple data.

**Пример:** транспьютер фирмы Inmos (1985 г.)  
микропроцессор с 4-мя каналами, по которым он  
может соединяться с такими же микропроцессорами,  
для транспьютеров был придуман специальный  
язык параллельного программирования ОККАМ.

**Пример:** Intel Xeon Phi (2012 г.).

