Базовые матричные кристаллы (GA)

Харьковский национальный университет радиоэлектроники
Кафедра КИТС Кораблев Н.М.
Базовые матричные кристаллы (GA) БМК – это кристалл, на прямоугольной поверхности которого размещены внутренние и периферийные области.
Во внутренней области по строкам и столбцам в виде матицы расположены базовые ячейки – это группы некоммутируемых схемных элементов (транзисторов, резисторов как вентилей
И-НЕ, ИЛИ-НЕ)
Элементарный состав базовой ячейки при разных вариантах межсоединений элементов допускает реализацию некоторого множества схем базового класса, каждая из которых соответствует определенной функциональной ячейке.
В зависимости от степени интеграции БМК могут иметь: канальную, бесканальную и блочную архитектуры.
В БМК канальной структуры между строками и столбцами базовых ячеек оставляются вертикальные и горизонтальные свободные зоны для соединений.

Харьковский национальный университет радиоэлектроники
Кафедра КИТС Кораблев Н.М.
Для снижения потерь площади кристалла затрачиваемой на трассировочные каналы используется бесканальная структура типа:
или
На основе КМОП-транзисторов.
Для организации связи сами базовые ячейки.

Харьковский национальный университет радиоэлектроники
Кафедра КИТС Кораблев Н.М.
Из элементов базовой матрицы ячеек может быть сформирован один логический элемент, тогда для реализации более сложных функций используется несколько базовых ячеек.
Из элементов базовой матицы ячеек может быть сформирован функциональный узел, а состав элементов ячейки определяется схемой самого сложного узла.
Рост уровня интеграции привел к возможности реализации на одном кристалле более сложных устройств, что стало возможным благодаря созданию БМК блочного типа (с блочной структурой)
В таких БК на кристалле выделяются специализированные области – подматрицы для выполнения заранее определенных функций:
Логическое образование данных
Постоянной или переменной памяти и др.

Харьковский национальный университет радиоэлектроники
Кафедра КИТС Кораблев Н.М.
Между подматрицами реализуются специальные трассировочные каналы. На периферии подматриц имеются внутренние периферийные ячейки для передачи сигналов.

Харьковский национальный университет радиоэлектроники
Кафедра КИТС Кораблев Н.М.
Программируемые пользователем вентильные матрицы FPGA
FPGA представляют собой микросхемы высокого уровня интеграции, содержащие во внутренней области матрицу идентичных функциональных блоков (ФБ) систему их межсоединений, размещенную между строками и столбцами матрицы, а в периферийной области блоки ввода-вывода (БВВ).
Область
межсоединений
Все части FPGA являются конфигурируемыми (реконфигурируемыми) причем, в отличие от вычислительных матриц, средствами пользователей.
При конфигурировании FPGA ФБ настраиваются на выполнение необходимых операций преобразования данных, а система межсоединений на требуемые связи между ФБ.

Харьковский национальный университет радиоэлектроники
Кафедра КИТС Кораблев Н.М.

Харьковский национальный университет радиоэлектроники
Кафедра КИТС Кораблев Н.М.
Архитектура ПЛИС FPGA: CLB и Interconnect

Харьковский национальный университет радиоэлектроники
Кафедра КИТС Кораблев Н.М.
Специализированное оборудование на ПЛИС FPGA

Харьковский национальный университет радиоэлектроники
Кафедра КИТС Кораблев Н.М.
CLB упрощенно состоит из блока, задающего булеву функцию от нескольких аргументов (она называется таблицей соответствия — Up Table, LUT) и триггера (flip-flop, FF)
В современных FPGA LUT имеет шесть входов. Выход LUT подается на выход CLB либо асинхронно (напрямую), либо синхронно (через триггер FF, работающий на системной тактовой частоте).

Харьковский национальный университет радиоэлектроники
Кафедра КИТС Кораблев Н.М.
Принцип реализации LUT Пусть есть некоторая булева функция y = (a & b) | ~ c. Ее схемотехническое представление и таблица истинности показаны на рисунке.

Харьковский национальный университет радиоэлектроники
Кафедра КИТС Кораблев Н.М.
Функциональные блоки
В состав типичного ФБ входят:
Функциональный преобразователь (ФП)
Триггер
Мультиплексоры, которые используются для конфигурации ФБ
ФП могут быть выполнены в виде простых логических вентилей, логических модулей на основе мультиплексора, ПЗУ(LUT).
Типичный ФП типа LUT представляет собой ЗУ, хранящее значение искомых функций, m-адресов и n-входов (2mxn организация).
В случае реализации ФП на программируемом мультиплексоре выходная величина описывается некоторой порождающей функцией, соответствующей использованию всех входов схемы как информационных.
При реализации на простых логических вентилях (мелкозернистые ФП), блоки составляются чаще всего из транзисторных комплиментарных пар, из которых собираются КМОП логические элементы.

Харьковский национальный университет радиоэлектроники
Кафедра КИТС Кораблев Н.М.
Рассмотрим типичную структуру ФБ на основе LUT

Харьковский национальный университет радиоэлектроники
Кафедра КИТС Кораблев Н.М.
Имеющиеся ресурсы логической части ФБ позволяют воспроизводить:
1. Любую функцию с числом аргументов до четырех включительно, плюс
вторую такую же функцию, плюс любую функцию с числом аргументов
до трех.
2. Любую, но только одну функцию пяти аргументов.
3. Любую функцию четырех аргументов и одновременно некоторую
функцию шести аргументов.
4. Некоторые функции с числом аргументов до девяти.
Блоки ввода-вывода
БВВ обеспечивают интерфейс между выводами корпуса и ее внутренними логическими схемами.
Каждому выводу придается БВВ, который может быть конфигурирован на:
Вход
Выход
Двунаправленный обмен.
С этой целью в каждый БВВ входит:
Входной буфер
Выходной буфер
Входной триггер
Выходной триггер
Мультиплексор для конфигурирования
Схемы управления

Харьковский национальный университет радиоэлектроники
Кафедра КИТС Кораблев Н.М.
Система межсоединений
Для системы межсоединений в FPGA организация непрерывных связей затруднена. Для них характерны сегментированные линии связей, составленные из отдельных проводящих сегментов.
Сегменты соединяются в нужную цепь с помощью программируемых ключей.
Система межсоединений имеет иерархический характер, в ней сочетаются различные типы сегментов: основные связи, связи двойной длины, прямые связи для близлежащих ФБ, длинные линии, пересекающие кристаллпо всей его длине или ширине.
Система межсоединений образует сегментируемые линии и переключательные блоки, которые образованы на пересечении вертикальных и горизонтальных каналов.
В число FPGA по принятой классификации попадают микросхемы с числом эквивалентных вентилей от 100 до 15 000 с системными частотами от 50 до 85 МГц и числом пользовательских выводов 100-300.

Харьковский национальный университет радиоэлектроники
Кафедра КИТС Кораблев Н.М.
Блоки CLB находятся в коммутационной матрице, которая задает соединения входов и выходов блоков CLB
На каждом пересечении проводников находится шесть переключающих ключей, управляемых своими ячейками конфигурационной памяти. Открывая одни и закрывая другие, можно обеспечить разную коммутацию сигналов между CLB

Харьковский национальный университет радиоэлектроники
Кафедра КИТС Кораблев Н.М.
Cравнительный обзор CPLD и FPGA

Харьковский национальный университет радиоэлектроники
Кафедра КИТС Кораблев Н.М.
Cравнительный обзор CPLD и FPGA

Харьковский национальный университет радиоэлектроники
Кафедра КИТС Кораблев Н.М.
ПЛИС с комбинированной архитектурой FLEX
Стремление сочетать достоинства CPLD и FPGA привели к появлению микросхем с комбинированной архитектурой.
Микросхемы семейства FLEX имеют ФБ LAB’S (logic area blocks) с логическими элементами, содержащие ФП табличного типа LUT’S.
ФБ расположены в виде матрицы. Между их строками столбцами проходят горизонтальные и вертикальные трассировочные каналы.
В то же время трассы в каналах не сегментированы, а непрерывны (как в CPLD).
Поскольку имеется большое количество ФБ, то реализация единой системы коммутации затруднена, поэтому она имеет два уровня межсоединений:
Локальный
Глобальный
Локальная программируемая матрица соединений обеспечивает межсоединение логических элементов, из которых соединяются ФБ.
В состав LAB’S входят 8 логических элементов, а соединение между ФБ обеспечивается глобальной программируемой матицей соединений, к концам которой подключаются БВВ.

Харьковский национальный университет радиоэлектроники
Кафедра КИТС Кораблев Н.М.
В составе многих микросхем имеются встроенные блоки памяти, емкость которых может быть от 2 и более Кбит.
Путем конфигурирования встроенные блоки памяти могут быть:
2048х1
1024х2
512х4
256х8
Логические элементы, которые являются основой LAB’S имеют в своей основе четырехвходовые ФП табличного типа LUT.
Особенностью схем, которые могут быть построены из этих логических элементов, является наличие специальных трактов переноса и каскадирования.

Харьковский национальный университет радиоэлектроники
Кафедра КИТС Кораблев Н.М.
Рассмотрим упрощенную структуру такого логического элемента: