Слайд 2Особенности микропроцессорных систем
Гибкая логика работы — меняется в зависимости от задачи;
Универсальность —
![Особенности микропроцессорных систем Гибкая логика работы — меняется в зависимости от задачи;](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/424165/slide-1.jpg)
может решать очень много задач;
Простота проектирования аппаратуры — единообразие схемотехнических решений;
Простота отладки — единообразие системы связей и протоколов обмена;
Аппаратурная избыточность, особенно для простых задач;
Ниже быстродействие, чем у устройств с жёсткой логикой;
Необходимость разработки и отладки программного обеспечения.
Слайд 3Основные термины
Процессор — обработчик и вычислитель, выполняющий все операции над кодами и
![Основные термины Процессор — обработчик и вычислитель, выполняющий все операции над кодами](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/424165/slide-2.jpg)
сигналами;
Программа — набор управляющих кодов (команд), определяющих логику работы системы;
Команда — управляющий код, указывающий процессору, что ему надо делать в данный момент;
Шина (магистраль, канал) — линии связи, объединяющие устройства микропроцессорной системы;
Интерфейс (сопряжение) — соглашение об обмене информацией, а также технические средства для реализации этого обмена.
Слайд 4Информационные потоки в микропроцессорной системе
![Информационные потоки в микропроцессорной системе](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/424165/slide-3.jpg)
Слайд 5Структура простейшего микропроцессора
![Структура простейшего микропроцессора](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/424165/slide-4.jpg)
Слайд 6Структура микропроцессорной системы
![Структура микропроцессорной системы](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/424165/slide-5.jpg)
Слайд 7Устройства микропроцессорной системы
Процессор — обработчик, выполняет пересылку и обработку информации (арифметическую, логическую)
![Устройства микропроцессорной системы Процессор — обработчик, выполняет пересылку и обработку информации (арифметическую,](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/424165/slide-6.jpg)
в соответствии с программой; управляет выборкой команд;
Память — оперативная (RAM) и постоянная (ROM) — хранит данные и программы. Оперативная — для временного хранения данных и программ, постоянная — для постоянного хранения, главное — для программы начального запуска при включении питания.
Устройства ввода/вывода (УВВ, I/O — Input/Output) — для обеспечения связи микропроцессорной системы с внешними устройствами и с пользователем (внешние интерфейсы и пользовательский интерфейс). Они же помогают процессору в пересылке данных и в реагировании на внешние события.
Слайд 8Шины микропроцессорной системы
Шина адреса (Address Bus) — для пересылки кода адреса (индивидуального
![Шины микропроцессорной системы Шина адреса (Address Bus) — для пересылки кода адреса](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/424165/slide-7.jpg)
номера устройства, участвующего в обмене в данный момент).
Шина данных (Data Bus) — для пересылки данных между устройствами. Двунаправленная шина, состоит из нескольких байтов (1, 2, 4, 8);
Шина управления (Control Bus) — для пересылки отдельных управляющих сигналов: тактовых, стробирующих, подтверждающих, инициирующих и т.д.;
Шина питания (Power Bus) — для подведения к устройствам напряжений питания (положительных, отрицательных, общего провода).
Слайд 9Фазы цикла обмена
Адресная фаза: процессор (задатчик, Master) выставляет адрес УВВ (или ячейки
![Фазы цикла обмена Адресная фаза: процессор (задатчик, Master) выставляет адрес УВВ (или](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/424165/slide-8.jpg)
памяти), к которому хочет обратиться (исполнитель, Slave);
Фаза данных:
Цикл записи: процессор выставляет данные, предназначенные для записи, и выдаёт строб записи. Исполнитель принимает данные от процессора.
Цикл чтения: процессор выдаёт строб чтения. Исполнитель выставляет данные для передачи процессору. Процессор принимает данные от исполнителя.
Фаза подтверждения (не обязательна): исполнитель выдаёт процессору сигнал подтверждения выполнения операции
Слайд 10Циклы обмена в микропроцессорной системе
Программные циклы обмена
Чтение (ввод, выборка) команды из памяти
![Циклы обмена в микропроцессорной системе Программные циклы обмена Чтение (ввод, выборка) команды](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/424165/slide-9.jpg)
(оперативной или постоянной);
Чтение (ввод) данных из памяти;
Запись (вывод) данных в память;
Приём (чтение, ввод) данных из устройства ввода/вывода;
Передача (запись, вывод) данных в устройство ввода/вывода;
Циклы обмена по прерываниям (Interrupts);
Циклы обмена по прямому доступу к памяти (ПДП, DMA – Direct Memory Access);
Циклы обмена при захвате шины.
Слайд 12Методы реакции на внешнее событие
С помощью периодического программного контроля факта наступления события
![Методы реакции на внешнее событие С помощью периодического программного контроля факта наступления](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/424165/slide-11.jpg)
(метод опроса флага или Polling). Самая быстрая реакция, но процессор не может заниматься ничем другим;
С помощью прерывания, то есть насильственного перевода процессора с выполнения текущей программы на выполнение экстренно необходимой программы ─ программы обработки прерывания. Более медленная реакция, обмен — со скоростью процессора
С помощью прямого доступа к памяти (ПДП), то есть без участия процессора при его отключении от системной магистрали. Медленная реакция, обмен — со скоростью контроллера ПДП (быстрее, чем процессор).
Слайд 14Обслуживание прямого доступа к памяти (ПДП)
![Обслуживание прямого доступа к памяти (ПДП)](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/424165/slide-13.jpg)
Слайд 15Информационные потоки в режиме ПДП
![Информационные потоки в режиме ПДП](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/424165/slide-14.jpg)
Слайд 16Одношинная (принстонская) архитектура
![Одношинная (принстонская) архитектура](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/424165/slide-15.jpg)
Слайд 17Двухшинная (гарвардская) архитектура
![Двухшинная (гарвардская) архитектура](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/424165/slide-16.jpg)
Слайд 18Сравнение архитектур
Одношинная (принстонская) архитектура — проще, меньше требований к процессору, более гибкое
![Сравнение архитектур Одношинная (принстонская) архитектура — проще, меньше требований к процессору, более](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/424165/slide-17.jpg)
перераспределение памяти между программами и данными (память обычно большая), но медленнее (тратится время на чтение команд). Сложные универсальные системы.
Двухшинная (гарвардская) архитектура — сложнее, больше требований к процессору(одновременное обслуживание двух потоков), нельзя перераспределять память (память обычно небольшая), но быстрее (команды читаются одновременно с пересылкой данных). Простые однокристальные системы — специализированные.