Архитектура микропроцессоров

Процессор и память:
Команды и данные
CPU
RAM

Пути усовершенствования быстродействия
Улучшение доступа к памяти
Увеличение производительности процессора

Процессор и память:
Команды и данные
CPU
Регистры
КЭШ 1го уровня
КЭШ 2го уровня
Оперативная память
Локальность данных
Быстрая память ближе к процессору
Прозрачность КЭШей
Предвыборка данных

Виртуальная память
Виртуальный адрес
Реальный адрес
Таблица страниц в ОЗУ
Процессор

Виртуальная память
Виртуальный адрес
Реальный адрес
Таблица страниц в ОЗУ
Процессор
TLB

Пути усовершенствования быстродействия
Улучшение доступа к памяти
Увеличение производительности процессора

Пути усовершенствования быстродействия
Улучшение доступа к памяти
Увеличение производительности процессора
Дополнительные устройства
Конвейеризация
Упрощение команд
Параллелизм

Сопроцессор
FPU
CPU
RAM

Пути усовершенствования быстродействия
Улучшение доступа к памяти
Увеличение производительности процессора
Дополнительные устройства
Конвейеризация
Упрощение команд
Параллелизм

Конвейер команд
1
2
1
2
1
2
1
2
1
2
Ступени
Выборка команды
Декодирование команды
Выборка операндов
Вычисление операции
Запись результата
Время
3
3
3

Конвейер команд
1
2
3
4
5
6
1
2
3
4
5
6
1
2
3
4
5
6
1
2
3
4
5
6
1
2
3
4
5
6
Ступени
Выборка команды
Декодирование команды
Выборка операндов
Вычисление операции
Запись результата
Время
Латентность конвейера
7
7
7
7
7
8
8
8
8
8
9
9
9
9
9
Все ступени конвейера активны

Конвейер: Условные ветвления
Конвейер
?
Проблема: Условные переходы

Конвейер: Условные ветвления
Конвейер
?*
Проблема: Условные переходы
Решения:
Спекулятивное исполнение с предсказанием переходов
Использование условных команд
Использование предикатных регистров

Конвейер: Условные ветвления
Конвейер
Проблема: Условные переходы
Решения:
Спекулятивное исполнение с предсказанием переходов
Использование условных команд
Использование предикатных регистров
movge

Конвейер: Условные ветвления
Конвейер
Проблема: Условные переходы
Решения:
Спекулятивное исполнение с предсказанием переходов
Использование условных команд
Использование предикатных регистров

Пути усовершенствования быстродействия
Улучшение доступа к памяти
Увеличение производительности процессора
Дополнительные устройства
Конвейеризация
Упрощение команд
Параллелизм

RISC архитектура
Память
Вычисления
Память
Вычисления
Запись/загрузка
Команды регистр-регистр

CISC
Большое количество команд
Много типов данных
Различная длина инструкций
Небольшое количество регистров
Ориентация на процессор
Уменьшенное количество команд
Только основные типы
Фиксированная длина инструкций
Большой регистровый файл
Более глубокое использование компилятора
RISC

Регистровый файл в RISC
Виртуальные регистры
Перекрытие окон
Сохранение в RAM

Пути усовершенствования быстродействия
Улучшение доступа к памяти
Увеличение производительности процессора
Дополнительные устройства
Конвейеризация
Упрощение команд
Параллелизм

Параллелизм на уровне инструкций (ILP)
INT
FP
MEM
BR
Окно команд
CPU

Параллелизм на уровне инструкций (ILP)
Время

Параллелизм на уровне нитей (TLP)
INT
FP
MEM
BR
Окно команд
CPU
Окно команд
Нить №1
Нить №2

Параллелизм на уровне нитей (TLP)
Время
Нить №1
Нить №2

Многоядерность (Multi-Core)
Окно команд
Окно команд
Процесс №1
Процесс №2

POWER
Традиционные RISC-черты
Фиксированная длина команд
Архитектура регистр-регистр
Простые способы адресации
Простые команды
Большой регистровый файл
Другие особенности POWER
Три исполнительных устройства с независимыми наборами регистров
Небольшое расширение набора команд (сохранение нескольких регистров и т.п.)
Условные переходы: 8 условных регистров, локальных для устройства переходов и специальный бит в коде операции

Core 2 Duo

Особенности Core 2 Duo
Intel Wide Dynamic Execution (14 стадий конвейера, до 4х инструкций за такт в каждом ядре)
Intel Smart Memory Access (Оптимизация доступа к памяти, в т.ч. Memory Disambiguation)
Intel Advanced Smart Cache (Общий КЭШ 2го уровня, динамически распределяемый между ядрами)
Intel Advanced Digital Media Boost (128-битный SSE, расширенный набор команд)
Intel Intelligent Power Capability
Сниженное энергопотребление
Micro-ops fusion и macrofusion

Архитектура CELL