История развития вычислительной техники и архитектура Фон-неймана

Что делает вычислительная машина
Компьютер преобразует коды, и эти преобразования должны соответствовать принятым правилам выполнения арифметико-логических действий.

Основные понятия
Цифра (символ) – обозначает предмет или явление и является необходимым в любой информационной системе.
Число – упорядоченная последовательность символов, которая выражает количественное соотношение между предметами или явлениями.
Код – упорядоченная последовательность символов, которая представляет предметы или явления.

Предпосылки создания и развития вычислительной техники
С самого начала вычислительная техника была нацелена на устранение угроз и должна была обеспечить качественный скачок существующих электромеханических устройств.
Для реализации подобного рода инновационных проектов требуется интеграция усилий специалистов различных областей человеческого знания.

Архитектура Фон-Неймана
УУ
ЭВУ
Периферийные устройства
П
П
Д
Д

Эл. база
Эл. лампы
Взаимосвязь компонентов
Память
Средства коммутации
Булева алгебра
Эл. реле

Схема погружения задания пользователя на уровень
аппаратной реализации
Предметная область
Вычислительная модель
Ассемблер
Аналитическая модель
Микрокоманды
Языки высокого уровня
Физико-технический процесс
Вентили переключатели
Булева алгебра

Вычислительный процесс
Вычислительный процесс с точки зрения автоматизации его кодов представляет собой взаимодействие на операционном устройстве двух потоков: потока команд и потока данных.
Существуют два процесса:
Реализуемый операционным устройством;
Перечислительный процесс, исполняемый потоком инструкций и потоком данных.

Учебный курс
Принципы построения и функционирования ЭВМ
Лекция 2
Алгоритмы и машина Тьюринга
профессор ГУ-ВШЭ, доктор технических наук
Геннадий Михайлович Алакоз

Основное положение
Вычислительный процесс можно реализовать только за N шагов
Проблемы:
Почему решить задачу пользователя за один такт (цикл работы машины) практически невозможно?
Можно ли сформулировать в предметной области задачу так, чтобы на уровне вентилей она решилась за один такт?

Языки
высокого уровня
Вычислительная модель
Вентиля
(булева алгебра)
Микрокоманды
Предметная область
Ассемблер
Аналитическая модель
Физико-технический процесс
Этапы решения задачи

Центральная проблема
Центральная проблема, связанная с организацией вычислений, сосредоточена в предметной области:
невозможно сформулировать аналитическую формулу из одного действия;
необходимо привести задачу к стандартным действиям, реализуемым данной машиной;
через эти стандартные действия выразить задачу предметной области.

Алгоритм
центральное понятие в теории вычислений представляет собой конечный набор правил выполнения некоторой процедуры, которая должна удовлетворять 3 требованиям:
массовость – гарантирует выполнение целого класса однородных и однотипных процедур
детерминированность – предполагает однозначное понимание каждой инструкции алгоритма; гарантирует воспроизводимость результата вычислений, проводимых в одинаковых условиях.
результативность – гарантирует конечность алгоритма, а значит, и времени решения задач.

Теория алгоритмов
Восходит к Давиду Гильберту
На рубеже 20 века сформулировал мировую проблему:
Можно ли построить алгоритм, создающий необходимый алгоритм к любой, точно поставленной задаче?
Такая постановка задачи неразрешима, т.к. фактически проблема сводится к логическому парадоксу брадобрея: для того, чтобы такой алгоритм существовал, его не должно быть

Соглашение об алгоритме
Вычислительным алгоритмом принято считать все то, что представимо в виде машины Тьюринга

УУ
таблица
Машина Тьюринга
Представляет собой бесконечную ленту, разделенную на ячейки.
Имеет управляющее устройство, которое перемещается в двух направлениях.
В управляющем устройстве содержится таблица, которая описывает порядок действий.

Архитектура Фон-Неймана
УУ
ЭВУ
Периферийные устройства
П
П
Д
Д

Языки
высокого уровня
Вычислительная модель
Вентиля
(булева алгебра)
Микрокоманды
Предметная область
Ассемблер
Аналитическая модель
Физико-технический процесс
Этапы решения задачи

Отличия ЭВМ и машины Тьюринга
Главное отличие машины Тьюринга от ЭВМ – бесконечная лента
В отличие от машины Тьюринга память реальных машин всегда конечна и ее ограничения удается преодолеть путем организации циклов if – если и for – делай до тех пор пока

Как работает машина Тьюринга
На ленту можно записать слова – упорядоченную последовательность символов: | - единица, * - ноль
* * | | | - код некоторого явления
На каждом шаге своей работы машина может извлекать символы из ячейки, освобождая ее, и записывать другой символ, в соответствии с правилом, отвечающим как состоянию УУ, так и считанному символу

Управляющая таблица
В современных процессорах “управляющая таблица” хранится в ПЗУ, в которое информация заносится изготовителями процессора, т. к. она регламентирует порядок выполнения ассемблерных команд

G0, G1, G2 – состояния устройства управления
G0 – исходное состояние любой машины, абсолютный сброс
Существует внешнее воздействие – BIOS, которое сдвигает машину из состояния G0 в другое состояние
Пример работы машины Тьюринга

Пример вида ленты
G1
G1
G1
G1
G2
G2
G0
stop

Результат работы
Машина заменяет одни символы на другие в соответствии с некоторой таблицей, но не вычисляет
Результат, полученный машиной, принадлежит интерпретации
Вывод: поскольку любая машина занимается преобразованиями символов, то после любого этапа вычислений наступает этап интерпретации его результатов
Герменевтика – наука об интерпретации

Угрозы
Задачи
Требуемая производительность
Предоставляемая производительность
Электромеханические вычислительные устройства
Предпосылки
Схемотехнические
Системные
Распараллеливание вычислений
Минимизация системных, временных издержек на управления ходом вычислительного процесса

Общие выводы
Схемотехнические факторы повышения производительности предполагают развитие технологий производства элементной базы
Глобальные национальные задачи, связанные с развитием вычислительной техники и микроэлектроники, можно реализовать только с использованием консолидирующей роли военных бюджетов

Учебный курс
Принципы построения и функционирования ЭВМ
Лекция 3
Механизмы реализации алгоритмов на низшем уровне
профессор ГУ-ВШЭ, доктор технических наук
Геннадий Михайлович Алакоз

Список литературы
«Организация ЭВМ и систем», Цилькер Б.Я., Орлов С.А., 2004 – сегодня.
«Электронно-вычислительные машины и системы», Каган, 1985 – 20 лет назад.
«Введение в отказоустойчивые технологии высокопроизводительных вычислительных систем субмикронного, супромолекулярного и нанометрового диапазона», под ред. Алакоза Г.М., 2008 – на 20 лет вперед.

Для сравнения
Проекты молодых японских ученых в рамках
проекта ERATO в 80-х – начале 90-х годов:
Создание совершенного кристалла
Работа с ультрамалыми частицами (4-20нм)
Передача биоинформации
Наномеханизмы
Сверхчувствительные фотоприемники
Молекулярно-динамические ансамбли
Тогдашняя теория обгоняет сегодняшнюю практику.

Схема погружения задания пользователя
Низший уровень реализации

Общий принцип производства
Технологические возможности любого оборудования нужно использовать не более чем на 40-60%

Логика
Булева алгебра является частью символьной логики.
Символьная логика занимается разработкой и изучением правил преобразования символов.
Символьная логика имеет своей основой Аристотелеву логику (далее - АЛ)

Правила (аксиомы) АЛ

Схема создания вычислительных устройств
Задачи булевой алгебры
Преобразования осуществляет кремниевый компилятор

Функции двух переменных
Недостающие функции (с 8й по 15ю) формируются по правилу
В общем случае количество функций не более n аргументов

Требования к устройству
Необходима реализация всех возможных функций
Технические ограничения
Используется базисный набор
Используемые базисы
«И-НЕ» «ИЛИ-НЕ»

Устройство вентилей
E
U
R
E
U
R
«И»
«ИЛИ»

Полупроводниковый вентиль
P
N
затвор
Область P-N перехода
И
С
Т
О
К
С
Т
О
К

Размер имеет значение
Ширина контактов = уровень технологии =
= топологическая норма
Уменьшение линейных размеров
Квадратичный выигрыш в пространстве/ функциональной интеграции
Пропорциональный выигрыш в скорости срабатывания/тактовой частоте
Интегральный показатель качества
возрастает на 3 порядка

Учебный курс
Принципы построения и функционирования ЭВМ
Лекция 4
Схемы вентилей
профессор ГУ-ВШЭ, доктор технических наук
Геннадий Михайлович Алакоз

Полупроводниковый вентиль
P
N
затвор
Область P-N перехода
И
С
Т
О
К
С
Т
О
К

Транзистор 1
Uвыход
x1
x2
Схема вентиля «и-не» (последовательное соединение)

x2
x1
Схема вентиля «или-не» (параллельное соединение)
Транзистор 1
Uвыход

&
0
0
0
1
0
0
0
0
И
ИЛИ
НЕ
Логические схемы вентилей

XOR
Орисания устройства
для функции XOR
x2
4
x1
2
x1
1

Таблица истинности
Алгебраическое выражение
Операционное устройство
для функции XOR
F6=
+

&
&
1
Реализация одного узла
F6

MS
x1
x2
U0
x1
x2
U0
&
&
1
Коммутационное устройство типа мультиплексор
F
F=
x1
x2
, если U0=1
, если U0=0
F= U0 + U0
x1
x2

+
∑
Перенос из предыдущего разряда
Перенос в следующий разряд
Одноразрядный сумматор
x2
x1
e-
e+

∑=
x1 x2 , если е- = 0
x1 x2 , если е- = 1
Таблица истинности для функции одноразрядного сумматора

x1
x2
e-
&
1
∑
&
1
e+:=
x1 * x2, e- = 0
x1 + x2, e- = 1
Один разряд сумматора

&
1
&
&
1
Логическая схема
x1
x2
e-
e+

+
+
+
+
∑1
∑2
∑3
∑4
Общая схема
e+

Учебный курс
Принципы построения и функционирования ЭВМ
Лекция 5
Синтез цифровых устройств
профессор ГУ-ВШЭ, доктор технических наук
Геннадий Михайлович Алакоз

Роль и место булевой алгебры
Последовательность действий синтеза вычислительных устройств:
Словесное описание функции
Таблица истинности
Алгебраическое выражение
Логическая схема
Булева алгебра рассматривается как абстрактная модель аппарата, описывающая его работу.

Последовательность действий
в аппаратной среде
Физико-технический процесс
Транзистор
Вентиль
Узел
Блок
Устройство

Минимизация алгебраического выражения
Минимизация алгебраического выражения проводится по двум критериям:
Минимум аппаратных затрат (вентилей)
Минимум времени задержки (в узле, блоке или устройстве)
В современной микроэлектронике доминирует второй критерий, т.е. время задержки в системе стараются снизить в ущерб количеству вентилей

Законы Булевой алгебры
Законы эквивалентности
X + 1 = 1
X + 0 = X
X * 1 = X
X * 0 = 0
X = X
X * X = X
X + X = X

Применение и физический смысл
Сочетательный (ассоциативный) закон:
X3 + (X2 + X1) = (X3 + X2) + X1
X3 * (X2 * X1) = (X3 * X2) * X1
Переместительный (коммутативный) закон:
X3 + X2 + X1 = X3 + X2 + X1
X3 * X2 * X1 = X3 * X2 * X1
Распределительный (дистрибутивный) закон:
1 рода : X3 * (X2 + X1) = X3 * X2 + X3 * X1
2 рода : X3 + (X2 * X1) = (X3 + X2) * (X3 + X1)

Правила Де-Моргана
X2 * X1 = X2 + X1
X1 + X2 = X1 * X2

Многоразрядный сумматор
+
+
+
+
∑1
∑2
∑3
∑4
e-
e-
e-
e-
e+
Команда ADD

Сравнение поразрядно
+
+
+
+
Команда XOR
&
&
&
&
Команда AND

∑=
x1 x2 , если е- = 0
x1 x2 , если е- = 1
Таблица истинности для функции одноразрядного сумматора

Функциональная схема полного
одноразрядного сумматора

Устройства коммутации
Все рассмотренные узлы являются:
Комбинационные автоматами, если в них реакция зависит только от содержимого входных переменных.
Конечными автоматами, если реакция зависит от содержимого входных переменных и внутреннего состояния.
Блок
операционного
устройства
Входной операнд
Результат операции

Триггеры
Асинхронный R-S триггер
S – set (установить)
R – reset (сбросить)
Функция R-S триггера

Синхронный R-S триггер
Сигнал «С» определяет, в какой момент времени можно изменить состояние триггера
Временная диаграмма
t
C
0
1

Двухполупериодный RS-триггер
1
1
R
S
&
&
S
C
1
Q
1
Q
&
&

Учебный курс
Принципы построения и функционирования ЭВМ
Лекция 6
Триггеры и регистры
профессор ГУ-ВШЭ, доктор технических наук
Геннадий Михайлович Алакоз

Информация в двухполупериодном или двухступенчатом триггере продвигается только до внутренних выходов в первый полупериод, и только на выходе появляется следующий момент времени.
Если C – 0, то ни одно событие R и S не может повлиять на состояние выхода.
C – Фаза
C – Противофаза
Двухполупериодный триггер
t

Двухполупериодный RS-триггер
1
1
R
S
&
&
S
C
1
Q
1
Q
&
&

RS-триггер с сигналами
обратной связи
1
1
R
S
&
&
S
C
1
Q
1
Q
&
&

Асинхронные сигналы
1
1
R
S
&
&
S
C
1
Q
1
Q
&
&
R
S

TT – ДПП (Двухполупериодный)‏
R, S – RS-триггер
C – синхронный
S, R – произвольная установка 0 и 1
J, K – JK триггер
S
S
C
R
R
TT
Q
Q
Условные обозначения
S
J
C
K
R
TT
Q
Q

S
C
R
TT
Q
Q
D
Подача сигнала через инвертор
D-триггер

T-триггер со счетным входом
S
C
R
TT
Q
Q
T

ОУ
RG
Ак
Выход
КОП
/
Организация работы операционного устройства‏
Последовательность действий
1. Вызов команды
2. Вызов x1 (RG = [Ax1])‏
3. Ак = Ак + RG
4. Вызов x2 (RG = [Ax2])‏
5. Ак = Ак + RG
6. [Asum] = Ак
>= 6 тактов
n
n
/
Команда ADD

ОЗУ
P
D
RGp
УУ
Адрес x1
RG
x1
ОУ
АК
ПЗУ
ADD
ADD
Схема работы

Центральные понятия ВТ
Имя программы – адрес хранения первой команды программы в ОЗУ.
Команда (код операции) – начальный адрес микропрограммы исполнения команды
Несовместимость процессоров заключается в различных кодах операции.
Из приведенной схемы видно, что общий принцип работы машины таков:
“Делай то, что находится по этому адресу над тем, что находится по другому адресу”

S
Временное хранение и преобразование информации
JK
JK
JK
JK
S
S
S
MS
MS
MS
MS
Q
Q
Q
Q
u
Q
Q
1
0
1
1

Коммутация
Коммутация на примере 32-разрядного процессора
Для сумматора требуются
Aк, КОП, A1, A2, A3, D1, D2, D3.
8*32 = 256, 256 * 1,25 мм = 320
320 + расстояние между проводниками => ~620мм в периметре.
Чем разветвленнее системы внутренних и внешних коммутаци процессора, тем эффективнее загружено ОУ.

Учебный курс
Принципы построения и функционирования ЭВМ
Лекция 7
Элементы и узлы вычислительной техники
профессор ГУ-ВШЭ, доктор технических наук
Геннадий Михайлович Алакоз

Общая схема работы машины
Основное правило: делай то, что находится по этому адресу над тем, что находится по этому адресу.
Процессор
n
Ар
Р
ОЗУ
D
Шина
Р
n
n
n
Ad
D
D

T-триггер
Счетчики подсчитывают количество единиц, которые поступили на какой-то вход.
&
&
Q
Q
S
R
C
TT
Т

Трехразрядный счетчик
&
&
TT
TT
TT
Q
Q
Q
Q
Q
Q
T
Q0
Q2
Q1

Трехразрядный счетчик
Трехразрядный счетчик имеет 8 состояний. Считает от 0 до 7.
Закон адресации – линейный инкрементный.
При снятии сигнала с инверсного выхода порядок адресации меняется на декрементный.
Q2
0
0
0
0
1
1
1
1
Q1
0
0
1
1
0
0
1
1
Q0
0
1
0
1
0
1
0
1
+1
+1
+1
+1
+1
+1
+1
+1

Трехразрядный счетчик
Инкремент, если U = 1.
Декремент, если U = 0.
&
&
TT
TT
TT
Q
Q
Q
Q
Q
Q
T
MS
MS
MS
U

Логическая адресация
Рассмотренный линейный закон адресации предусматривает перемещение по памяти с шагом 1.
Для увеличения шага на 2 (или на 4) необходимо подавать входной сигнал на 2 (соответственно, 4) входы счетчика.
Вывод: Закон адресации можно модифицировать изменяя вход счетчика.

Демультиплексор
Демультиплексор используется для коммутации входного сигнала на несколько выходов.
α = ]log2k[
DMS
1
2
k
Uα

Физическая адресация
Любая память представляет собой линейную совокупность ячеек
L – глубина памяти
n - ширина выборки
ОЗУ
0
1
2
L
n

Порядок работы ОП
DC
RgD
RgAm
ОЗУ
Am
0
1
2
L
n
n = ]log2k[
Адрес всегда представляется в машине в виде целого без знака
0
m
процессор

Общее правило
Любая команда как процессора, так и обращения к памяти, начинается и заканчивается в регистре.
Следствие: любое преобразование данных совмещено по времени и пространству с пересылкой данных.
Дешифратор (в данном случае DC) преобразует логический адрес Am в физический L, которое отличается единичным значением на физическом выходе DC, который соответствует адресу по правилу 2L.

Дешифратор
а0
а2
а2
а0
а1
а1
&
“0”
&
“1”
&
“2”
&
“7”

Порядок работы ОП
Процессор имеет доступ только к регистрам памяти (адресный регистр и регистр данных).
Процессор
n
Ар
Р
ОЗУ
D
Шина
Р
n
n
n
Ad
D
D
счетчик
RgAm

Коды команд и операций
В простейшем случае формат команды имеет вид:
A1 – адрес источника А2 – адрес источника.
В таком формате команды первый операнд вызывается по адресу А1, второй – по адресу А2, а третий – результат – засылается по адресу приемника А1.
КОП
A1
A2
32 бит
8 бит
12 бит
12 бит

Коды команд и операций
DCСop – дешифратор кода операций. Коммутирует входной сигнал на соответствующий выход.
DCCop
КОП
A1
A2
32 бит
8 бит
12 бит
12 бит

Операционное устройство
Алгебраические действия выполняются в дополнительном коде (DK). Результат также хранится в ОЗУ в дополнительном коде (DK).
RgX
+
RgAkk
DK
32 бит
32 бит
128 бит
Хдоп = Хпрям, если s = «0»;
Хдоп = Xпрям + 1, если знак «-».

Сумматор
(X1n) – (X2n)
Чтобы сумматор превратился в «вычитатель», необходимо взять сигнал с выхода Q и в младший разряд добавить е-, равное 1.
+
+
+
+
е-
S2
Х11
Х12
Х12
Х12

Общая схема
U0 = 1, если ADD
U0 = 0, если SUB
RgX
MS
MS
+
+
+
+
+
RgAkk
Q
Q
e
1
n
n
2n
2n
U0

Итог
С помощью переключательной функции и вентилей можно покрыть все функции, которые выполняет машина.

Учебный курс
Принципы построения и функционирования ЭВМ
Лекция 8
Организация памяти в ЭВМ
профессор ГУ-ВШЭ, доктор технических наук
Геннадий Михайлович Алакоз

Организация памяти в ЭВМ
УУ
ОУ
УВВ
ПУ
ОЗУ
ЭВМ
Процессор
<<шина>>

Память в элементах ЭВМ
УУ
ОУ
УВВ
ПУ
ОЗУ
ЭВМ
Процессор
<<шина>>
память
память
память
память

Классификация памяти
по признакам
внешняя (оптическая память, магнитная память) и внутренняя
оперативная и буферная (кэш)
регистровая

Иерархия в организации памяти
ПУ
ЭВМ
Процессор
<<шина>>
память
ВЗУ
ОЗУ
Кэш
Регистр RG
Кэш
ОУ
память
УУ
память
УВВ
память
ОЗУ

Иерархия в организации памяти
Fт
ПУ
ЭВМ
Процессор
<<шина>>
память
ВЗУ
ОЗУ
Кэш
Регистр RG
Кэш
ОУ
память
УУ
память
УВВ
память
ОЗУ
100мбит/с

Физико-технические процессы
электронные переключательные процессы
магнитные, электромагнитные (фиритные ячейки памяти)
оптические

Организация доступа
к элементам памяти
параллельный (прямой) доступ
время доступа = 2*T
последовательный доступ
время доступа = (L/2)*T
L – длина последовательной памяти

Классификация памяти
по типу записи
постоянные запоминающие устройства (ПЗУ, ROM)
память чтения-записи (RAM)

Классификация памяти по продолжительности хранения
статическая память
динамическая память (DRAM)
(хранение осуществляется на паразитных плоскостях pn-переходов)

Чем характеризуется любая память?
глубиной и шириной «выборки»
продолжительностью цикла обращения (быстродействием)
надежностью

Единица информации
Байт (8 бит)
- слово 16 бит
- двойное слово 32 бита
- квадрослово 64 бита
Булева переменная
Доступа к отдельным битам нет
«0» - 00000000
«1» - 11111111

Организация регистровой памяти
Индексация:
31
0
15
0
7
0
E (32 разряда)
X (16 разрядов)
H (8 разр.)
L(8 разр.)

Типы регистров
Операнд-источник
Операнд-приемник

Учебный курс
Принципы построения и функционирования ЭВМ
Лекция 9
Методы адресации. Способы представления информации в ЭВМ.
профессор ГУ-ВШЭ, доктор технических наук
Геннадий Михайлович Алакоз

Представление информации в ЭВМ
Коды
инструкций
данных
символьные
численные
дробные
целые
со знаком
со знаком
со знаком
(всегда)

Представление числа
в двоичном коде
A = ∑xiwi
wi – вес двоичного разряда
xi є {0,1}
Если число целое: wi = 2i-1
Если число дробное: wi = 2-i
n
i=1

Прямой код
Прямой код – zm
z – знаковый разряд
m – мантисса
A ≥ 0 : z = “0”
A < 0 : z = “1”

Дополнительный код

Цена перехода от десятичного кода к двоичному
При переводе целого числа мы делим до получения результата
При переводе дробного числа мы умножаем n раз, где n – заранее заданное число

Пример перевода
Число – 0,37
w1 = 2-1 = 0,5
w2 = 2-2 = 0,25
w3= 2-3 = 0,125
w4= 2-4 = 0,0625 ограничение 4 разрядами
w5 = 2-5 = 0,03125
Итог: 0,3125
Абсолютная погрешность: 0,0575

Представление данных в памяти
1000 1011 - хранится
8B - представляется

Метод записи в память
3456 – целое число
0000.0010 56
0000.0001 34
По младшему адресу - старший байт
По старшему адресу – младший байт
ячейки памяти

Адресация данных в ЭВМ
Основные способы адресации:
линейная
сегментная
страничная
смешанная

Сегментация
Сегментация позволяет:
минимизировать паразитные пересылки из ОЗУ во внешнюю память
улучшить защиту памяти в многозадачном режиме
повысить отказоустойчивость
Сегментация используется для системной
организации памяти

Основные сегменты
Выделяют пять основных сегментов:
сегмент программ
стек
три сегмента пользователя данных

Техника адресации
Существует девять типов адресаций:
непосредственная
регистровая
прямая адресация к памяти косвенная регистровая
относительная
прямая индексная
относительная индексная
масштабирование
поразрядная

Учебный курс
Принципы построения и функционирования ЭВМ
Лекция 10
Типы адресации. Стеки.
Процессоры. ОЗУ.
профессор ГУ-ВШЭ, доктор технических наук
Геннадий Михайлович Алакоз

1.Организация работы с памятью
пропускная способность ЭВМ определяется скоростью обмена с памятью
скорость обмена с внешними устройствами
Организация работы с памятью определяет
эффективность использования процессора

1.1 Логическая и физическая организация памяти
на логическом уровне организация памяти структурируется сегментами
на физическом – страницами
1.1.1 Сегментация памяти
повышение надежности
динамическое управление памятью

+

2. Непосредственная адресация
Пересылка команды и пересылка данных осуществляется одновременно, т.к. операнд находится в теле программы
+ снижение временных издержек на пересылки данных
- нужно перетранслировать программу
Непосредственная адресация удобна для хранения констант

3. Регистровая адресация
При регистровой адресации значение операнда-источника предварительно запоминается в одном из внутренних регистров процессора

Пример:
MOV_EBX, EDX – из регистра данных в регистр базы (процессоры фирмы Intel)
MOV_EDX, BX – в данном случае 2 варианта:
16 нулей + заданное число
16 единиц + заданное число , т.е. со знаковым расширением
1000 1110 1010 0011 →
1000 0000 0000 0000 0111 0001 0101 1101 – прямой код
При сохранении численных значений выполняется пересылка со знаковым расширением

(-12) – прямой код
↓
1000 1100 – восьмиразрядный код
↓
1111 0100 – дополнительный код
↓
1111 1111 1111 0100 – шестнадцатиразрядный код
↓
1000 0000 0000 1100 – (-12)
! Все преобразования кодов выполняются во время пересылки данных.
Пример:

4. Прямая адресация
Операндом является переменное имя или метка.
Пример:
MOV_AX, mydata – по имени mydata обращаемся к памяти →
получаем адрес →
осуществляем пересылку данных

5. Косвенная регистровая адресация
В этом случае вместо метки используется значение операнда по адресу смещения, который хранится в одном из регистров.
SI – регистр индексов;
DI – индекс приемника;
BX – регистр базы;
BP – указатель базы.
Пример:
MOV_BX, [DI] (этой команде обычно предшествует команда OFF SET)

Данный способ адресации наиболее удобно использовать, когда данные хранятся в форме таблицы
Доступ к отдельным значениям данных ускоряется за счет увеличения содержимого регистра базы

6. Относительная адресация
Действующий адрес получается суммированием смещения с содержимым регистра базы
Пример:
MOV_EDX, [EBX+4]
Данный способ используется при работе со списками

7. Прямая индексная адресация
смещение операнда определяется суммой смещения и значения одного из индексных регистров
E(SI), E(DI)
индексная адресация удобна при векторной организации памяти (данные представляют собой статические вектора)

8. Стеки
Механизм стеков снижает издержки на адресацию
Стек
программный
аппаратный
совокупность
регистров сдвига

8.1 Аппаратный стек
Запись - W
данные
вершина стека
N – глубина стека
Чтение - R
! При стековой организации все данные идентифицируются вершиной стека

Учебный курс
Принципы построения и функционирования ЭВМ
Лекция 11
Микрокоманды и микрооперации
профессор ГУ-ВШЭ, доктор технических наук
Геннадий Михайлович Алакоз

Процессоры
Процессор:
дешифрует
выполняет команды программы
организует обращение к АЗУ
инициирует работу периферийных устройств
воспринимает и обрабатывает запросы, поступившие от устройств ЭВМ и внешней среды (запросы прерывания)
Непосредственно преобразуют данные и
управляют эти процессом

Выполнение команд ЭВМ строго регламентировано во времени: на каждом этапе выполняется одна или несколько микроопераций
Конкретный состав микроопераций и последовательность их выполнения определяются системой команд ассемблера, логической структурой и особенностями работы каждого процессора
Последовательность микроопераций, реализующих данную команду, называют микропрограммой

Машинный такт процессора регламентирует интервал времени, в течение которого выполняется одна или несколько микроопераций
Границы тактов задаются схемой синхронизации
Иерархия выполнения программы:
Микрооперация – 1 такт
Команда ассемблера – несколько тактов
Программа – множество команд ассемблера

Строение процессора
В простейшем случае процессор содержит следующие устройства:
Блок регистровой памяти
Блок связи с ОЗУ
ОУ
ПЗУ
УУ
Блок управляющих регистров
D
P
запросы прерывания

ОЗУ
имя программы
ассемблерная команда 1
ассемблерная команда 2
начальные адреса
такты

Функции операционного устройства
непосредственное преобразование информации над данными постоянной или переменной длины (в формате фиксированной и плавающей запятой)
модификация кодов команд
В современных процессорах операционное устройство двухуровневое:
в центральном процессоре выполняются арифметико-логические действия формата фиксированной запятой
операции формата плавающей запятой выполняет арифметический сопроцессор

Устройство управления
формирует необходимые управляющие сигналы для выборки очередной команды из ОЗУ,
дешифрации кода операции,
формирование адресов операндов,
выборки операндов из ОЗУ,
передача операндов в операционное устройство,
выполнение операций операционным устройством,
передача результата из операционного устройства в ОЗУ,
инициирование операции ввода/вывода,
организация реакции процессора на запросы прерывания.

Блок управляющих регистров
предназначен для временного хранения управляющей информации
содержит как регистры, так и счетчики

Интерфейс процессора
Обеспечивает:
обмен информацией
защиту сегментов ОЗУ от недозволенных обращений
связь процессора с периферийными устройствами

Блок контроля и диагностики
Служит для:
обнаружения сбоев и отказов в аппаратуре
восстановления работы после сбоя
поиска, локализации и идентификации отказов

Сбои и отказы
Сбой - это кратковременный отказ
Для предотвращения ошибок вводятся специальные контрольные регистры, определяющие чётность количества единиц в переданном коде
При сбое аппаратура автоматически генерирует запрос на получение кода, пока тот не станет верным, либо количество попыток не превысит заранее определенное значение
При превышении этого значения сбой считается отказом, то есть постоянной неисправностью
Контроль происходит непрерывно и параллельно с основным вычислительным процессом и должен быть максимально полным

Микропрограммная реализация команд ЭВМ
Простейшее устройство ЭВМ
Операционное
устройство
D

Группа команд межрегистровой пересылки данных
В группу входят команды типа ADD
(Акк := Акк + (А) или if (условный переход)
В группе работают следующие правила:
регистр информации оперативной памяти и регистр адреса оперативной памяти способны получать данные из любых других регистров
любому регистру можно присвоить данные из регистра информации оперативной памяти
для передачи данных используется коммутатор

Микрооперации управления выборкой регистра
любому регистру можно присвоить значение аккумулятора, регистра адреса команды и регистра временного хранения
используется полный коммутатор
В этой группе используются следующие
правила:

Считывание и запись информации оперативной памяти
В эту группу входит возможность обмена
данными между регистром информации
оперативной памяти и регистром
оперативной памяти в точке, указанной
регистром адреса оперативной памяти

Адресная арифметика
В эту группу входит возможность обмена данными между аккумулятором и любым другим регистром, арифметическое сложение и вычитание, а также перебор значений

Регистр адреса микрокоманды
В эту группу входит реализация счетчика и получение регистром адреса микрокоманды значения регистра информации оперативной памяти

Учебный курс
Принципы построения и функционирования ЭВМ
Лекция 12
Архитектура ЭВМ.
Прерывания.
профессор ГУ-ВШЭ, доктор технических наук
Геннадий Михайлович Алакоз

Распараллеливание вычислений
производится для повышения производительности вычислительной системы
необходим аппаратный параллельный коммутационный ресурс

1. Способы распараллеливания вычислений
Векторизация. Преобразования осуществляются параллельно над несколькими потоками.
Конвейеризация. Один и тот же поток команд или данных проходит несколько фаз преобразований, каждая из которых поддерживается своим аппаратным ресурсом.

2. Конвейер команд
Ресурсы:
Выборка – процессор, ОЗУ
Дешифрация – устройство управления процессора (УУ)
Исполнение – операционное устройство (ОУ)
Команды проходят 3 фазы:
выборка, дешифрация, исполнение.

2.1. Организация циклов
Циклы применяются для решения проблемы конечности памяти
Использование цикла в конвейере существенно уменьшает производительность
Tобщее = Tцикла + ∆Tконвейера
Чем длиннее конвейер, тем больше издержки
Глубина конвейера ограничена набором команд условного перехода

3. Векторизация
Несколько процессов должны выполняться одновременно и параллельно
Команды становятся протяжённей, но выполняются за меньшее количество тактов

3.1. Архитектура Фон-Неймана
Недостаток архитектуры – общая шина
Решение проблемы – организация раздельных шин для команд и данных

3.2. Гарвардская архитектура
Используются раздельные шины для адресов и данных
Обращение в память от УУ и АУ происходит параллельно

3.3. RISC-архитектура
Архитектура с редуцированной системой команд
Все команды выполняются за равное количество тактов, что позволяет произвести их внутреннюю конвейеризацию
На ассемблерном уровне реализуются только те команды, которые отвечают единственной стандартной процедуре исполнения

4. Система прерывания
Изначально СП появилась для повышения надежности вычислительного процесса
Инженерное решение состояло в том, чтобы периодически снимать состояние регистров процессора и сохранять в ОЗУ
В дальнейшем СП стали использовать для мультипрограммного режима работы

Совокупность информации, необходимой для восстановления вычислительного процесса называется вектором состояния или словом состояния (PSW)
Вектор состояния в каждый момент времени содержит информацию, достаточную для продолжения выполнения программы или для повторного пуска в контрольной точке

4.1. PSW фирмы Intel
Основные флаги:
CF – флаг переноса. Используется для команд сдвига или циклического сдвига.
PF – флаг паритета. Используется для установления четности или нечетности паритета.
Кроме регистров общего назначения (РОН)
существует информация, которая хранится
в регистре FLAG. FLAG отмечает события.

AF – вспомогательный флаг переноса. Используется для двоично-десятичной арифметики.
ZF – признак нуля.
SF – флаг знака (1 = «-»; 0 = «+»).
OF – флаг переполнения.
TF, IF, DF, VM – предназначены для прямых действий процессора.

TF – «1» - пошаговый режим. Запрет перехода к следующей команде.
IF – флаг разрешения прерывания.
DF – контроль направления цепочки операций.
VM – флаг виртуального режима (виртуальная машина). Переводит процессор в режим эмуляции команд процессора более ранней версии.

4.2. Управление системой
Все периферийные устройства также характеризуются своим состоянием
Управление вычислительным процессом осуществляется с помощью анализа слов состояния устройств ЭВМ
Периферийные устройства должны просигналить центральному процессору о готовности обменяться информацией

Учебный курс
Принципы построения и функционирования ЭВМ
Лекция 13
Система прерывания.
Команды ввода/вывода.
профессор ГУ-ВШЭ, доктор технических наук
Геннадий Михайлович Алакоз

Система прерывания
Характеристики системы прерывания
Показатели качества работы системы

Основные функции системы прерывания
обнаружение и идентификация типа прерывания
запоминание состояния прерываемой программы и управление переходом к прерывающей программе
восстановление состояния прерванной программы и продолжение выполнения

Характеристики системы прерывания
общее количество запросов прерывания
время реакции системы
глубина прерывания
насыщение системы прерывания
допустимые моменты прерывания программ
число уровней прерывания

Время реакции системы
t1
tр

Полный цикл выполнения программы
Начало
Запрос
пр-мы
Выборка
команды
Формирова-
ние
адреса
след. команды
Запрос
пр-мы
Анализ КОП
Основные
команды
Формирование
исполнительного
адреса операнда
Выборка
операнда
Выполнение
команды
Признак
результата
Основные
команды
Команды
передачи
управления
Свободен
канал или ПУ
Передача
адреса в PтК
Системные
команды
Установка
флага
Изменение
состояния
Команды
ввода/вывода
Формирование
канала
Условие
перехода
Обмен
информацией
Переход в
состояние
«ожидание»
Счет
Да
Нет
Нет
Ожидание
Да
Нет
Да
Нет
Обработка

Специфика выполнения команд ввода/вывода
Основная специфика порождается
относительно медленной работой
устройств

Выполнение команд ввода/вывода

Учебный курс
Принципы построения и функционирования ЭВМ
Лекция 14
Организация вычислительных сетей
профессор ГУ-ВШЭ, доктор технических наук
Геннадий Михайлович Алакоз

Два способа повышения производительности
↑ FT (повышение тактовой частоты)работы, поддерживаемая технологией производства
Vфиз(физическая производительность) ≤ FT
возможность выполнения 1 микрокоманды
быстрее, чем за 1 такт
Vфиз = FT –достигается в RISC-архитектура
Vпользователя ≥ Lp/Tз- в пользовательской
архитектуре, где:
Lp-кол-во команд критического пути
программы
Tз- время задержки в системе

Распараллеливание вычислений
Распараллеливание вычислений
Vфиз ≤ FT *γ, где:
γ-коэффициент распараллеливания вычислений (γ≥1)
Увеличение количества исполненных команд за 1 такт работы
Повышение производительности в фон-неймановской архитектуре возможно, когда τш ≤ Lp*τц*γ, где:
τц = 1/FT, τш - цикл срабатывания шины
Увеличение производительности шины

Идеал системы коммутации
Отсутствие конфликтов (блокировок) запроса на передачу команд и данных между всеми без исключения устройствами ЭВМ: операционными, блоками памяти, устройствами вода/вывода и т.д.
Основная задача- ликвидирование конфликтов в системе коммутаций

Коммутационный аспект
В данном аспекте любая вычислительная система представляет собой сеть, узлы которой связаны трактами передачи данных (каналами)
Узлами могут быть: процессоры, модули памяти, устройства ввода/вывода, коммутаторы, концентраторы
Некоторые узлы могут быть объединены в определенные коммутационные группы

Организация внутренней коммутации и топология
Организация внутренней коммутации
вычислительной системы называется
ее топологией, определяемая
множеством узлов и множеством
связей
Ui∈U - узел
Kj∈K - связь

Примеры топологии
Кольцевая топология сети
Достоинства:
Передать сообщение можно в любую точку сети, но
только двум ближайшим соседям напрямую,
остальным - через транзитные пункты

Радиальная топология
Достоинства:
Не больше двух плеч для передачи любому абоненту
Но происходит перегрузка центра коммутации,
в результате данная топология превращается
в линейную

Радиально кольцевая топология
Топология типа гиперкуб
Каждый узел данной сети связан с n соседями
(в данном случае n=3)
Транзитных пунктов у данной сети не более
n-1 (в данном случае транзитных путей 2)
Достоинства:
Потеря 1 узла только сокращает число вариантов
транзитной передачи данных, но не уничтожает
возможность обмена между узлами сети по типу
“каждый с каждым”

Смежные узлы и каналы
Канал характеризуется:
шириной (количеством сигнальных линий)
частотой (скоростью передачи одной выборки данных)
начальной задержкой на передачу
Смежные узлы - узлы, между
которыми есть прямой канал обмена

Начальная задержка
от источника к приемнику
физическая
d/Vк =tºк, где:
d - длина канала
tºк - начальная задержка
логическая

“Грамматика” передаваемого сообщения
Параметры электромагнитных сигналов и правила кодирования логических переменных на физическом уровне
Структура передаваемого сообщения на логическом уровне
Сущность в регламенте и уровне сигналов
в каждом канале
Адрес исполнителя-адрес приемника-байт
перед сообщением

Топология сети и три главных атрибута сети
статическая
динамическая (программируемая)
Главная задача - связать алгоритм с
коммутационными возможностями сети
Атрибуты:
cтратегия синхронизации
cтратегия коммутации
cтратегия управления

Стратегия синхронизации и коммутации
Сети
синхронные (все фиксировано)
асинхронные (обмен информацией происходит
между двумя активными узлами по принципу
”рукопожатия”)
Стратегия коммутации
коммутация каналов (прямая физическая связь между
источником и приемником)
коммутация сообщений (связь между источником и
приемником устанавливается через пакеты,
доставляемые в ближайшие направления)
Недостаток:задержка на формирование пакета,
издержки на сортировку

Стратегии управления
Централизованная (единый центр управления)
Поочередный проход через все узлы к нужной точке
Децентрализованная