LK1

Математическая логика. Булева алгебра
Английский математик и логик.
Профессор математики Королевского колледжа Корка (ныне Университетский колледж Корк).
Один из основателей математической логики.
В честь него назван тип данных Boolean в программировании
2 ноября 1815 – 8 декабря 1864

Простые логические элементы

Сложные логические элементы

Обозначение дешифратора

Принцип действия мультиплексора

Компаратор кода (цифровой компаратор)

Арифметико-логическое устройство

RS триггер

JK триггер
J(Jump) – установка лог. 1
K(Kill) – установка лог. 0
C(Clock) – синхронный вход

D триггер
D-триггер (Delay) – триггер задержки. На выходе триггера сигнал будет сохранятся до тех пор пока не поступит синхроимпульс.
TT
J
K
Q
C
1
D
C
Синхросигнал
С
D
Входной сигнал
Используется для фильтрации, нормализации,
синхронизации и задержки цифрового сигнала
Q
Выходной сигнал

Параллельный регистр
RG
3
2
1
0
3
2
1
0
W/R
C
Четырехразрядный параллельный регистр
D3
D2
D1
D0
W/R
C
EZ
EZ
EZ
EZ
1

Сдвиговый регистр
С
RG
In
3
2
1
0
C
In
Данные
Основное назначение регистров сдвига –
преобразовывать параллельный код
в последовательный и наоборот, например,
в локально вычислительных сетях

Счётчик прямой

Структура операционного блока

Структура операционного блока

Условные и безусловные переходы
Условные переходы позволяют выполнить ветвление алгоритма в зависимости от результатов промежуточных расчётов.
Безусловные переходы позволяют организовывать циклы: многократное повторение выполнения одинаковых операций.
Циклы можно так же организовать с применением условных переходов.

Безусловный переход