Организация ЭВМ и систем

Содержание

Слайд 2

Определение архитектуры компьютера

Архитектура компьютера – логическая организация компьютера с точки зрения программиста,

Определение архитектуры компьютера Архитектура компьютера – логическая организация компьютера с точки зрения
(программно-видимые средства)
Intel Core, AMD x86-64, STI Cell, IBM POWER
Микроархитектура компьютера – совокупность аппаратных решений для серии процессоров, реализующих ее программную модель
IA-32 (Intel Architecture 32 bit) представлена двумя микроархитектурами:
P6 (Pentium Pro, Pentium II и Pentium III)
NetBurst (Celeron, Pentium 4, Xeon ,….)

Слайд 3

ENIAC (Electronic Numerical Integrator and Computer) 1943 г., Джон Мочли, Джон Эккерт

Не хранится

ENIAC (Electronic Numerical Integrator and Computer) 1943 г., Джон Мочли, Джон Эккерт
программа
Нет условных переходов
5000 оп/сек

Слайд 4

Архитектурные принципы компьютера фон Неймана

Принцип программного управления
Принцип хранимой программы
Синхронное функционирование
Принцип условного перехода
Принцип

Архитектурные принципы компьютера фон Неймана Принцип программного управления Принцип хранимой программы Синхронное
использования двоичной системы счисления
Принцип иерархичности ЗУ

Слайд 5

Схема компьютера фон Неймана

Схема компьютера фон Неймана

Слайд 6

Память

Память

Слайд 7

Процессор

Устройство управления
Арифметико-логическое устройство
Регистры
Счетчик команд содержит адрес следующей исполняемой команды.
Регистр команды хранит команду,

Процессор Устройство управления Арифметико-логическое устройство Регистры Счетчик команд содержит адрес следующей исполняемой
выполняемую в данный момент времени.

Слайд 8

Формат команды

Какую операцию и с какими операндами нужно выполнять?

Формат команды Какую операцию и с какими операндами нужно выполнять?

Слайд 9

Выполнение команды

Выполнение команды

Слайд 10

Выполнение команды

Выполнение команды

Слайд 11

Выполнение команды

Выполнение команды

Слайд 12

Периферийные устройства ввода-вывода

Периферийные устройства ввода-вывода

Слайд 13

Машины потока команд

Таким образом, характерной чертой компьютеров фон Неймана является наличие

Машины потока команд Таким образом, характерной чертой компьютеров фон Неймана является наличие
глобально адресуемой памяти и счетчика команд, которые позволяют УУ многократно повторять один и тот же цикл действий:
извлечение очередной команды машинного кода,
декодирование и выполнение команды
в автоматическом режиме. В результате глобально адресуемая память и счетчик команд создают поток команд, которые УУ декодирует, а АЛУ исполняют.

Слайд 14

Управляющие стратегии вычислений

Команда выполняется, если предыдущая команда, определенная в машинном коде, выполнена

Управляющие стратегии вычислений Команда выполняется, если предыдущая команда, определенная в машинном коде,
(control flow).
Команда выполняется, когда требуемые операнды готовы (data flow).
Команда выполняется, когда ее результат требуется другой команде (demand driven).
Команда выполняется, когда появляются частичные образы данных (pattern driven).

Слайд 15

Узкие места архитектуры фон Неймана

Последовательное выполнение команд
Хранение данных и программы в одном

Узкие места архитектуры фон Неймана Последовательное выполнение команд Хранение данных и программы
ОЗУ
Один канал связи

Слайд 16

Такт работы процессора

Время выполнения команды:
Время доступа в память
Время вычисления операции

Такт работы процессора Время выполнения команды: Время доступа в память Время вычисления операции

Слайд 17

1951-53 гг. С. Лебедев, МЭСМ и БЭСМ

8-10 тыс. оп/сек

1951-53 гг. С. Лебедев, МЭСМ и БЭСМ 8-10 тыс. оп/сек

Слайд 18

Усовершенствования архитектуры фон Неймана

Усовершенствования в области
CБИС-технологий.
Программного обеспечения.
Архитектурные усовершенствования.

Усовершенствования архитектуры фон Неймана Усовершенствования в области CБИС-технологий. Программного обеспечения. Архитектурные усовершенствования.

Слайд 19

Прогресс в СБИС-технологиях. Закон Мура.

Прогресс в СБИС-технологиях. Закон Мура.

Слайд 20

Усовершенствование ПО

Языки программирования высокого уровня
Компиляторы
Библиотеки подпрограмм
Параллельные языки программирования
Коммуникационные библиотеки

Усовершенствование ПО Языки программирования высокого уровня Компиляторы Библиотеки подпрограмм Параллельные языки программирования Коммуникационные библиотеки

Слайд 21

Характеристики суперкомпьютера Roadrunner (№1 http://www.top500.org)

Процессоры
PowerXCell 8i 3.2 ГГц (12 240 шт.)
Opteron DC 1.8 ГГц (6

Характеристики суперкомпьютера Roadrunner (№1 http://www.top500.org) Процессоры PowerXCell 8i 3.2 ГГц (12 240
562 шт.)
Всего ядер 122 400
Общая память 98 Тбайт
Производительность
1026 TFlops (макс)
1375.78 TFlops (пиковая)
437 MFlops/watt
Энергопотребление 2.35 мегаватт

Слайд 22

Архитектурные усовершенствования

Оптимизация подсистемы памяти
Контроллер памяти
Высокоскоростная шина
Кэш и иерархия памяти
Виртуальная память
Аппаратная предвыборка данных

Архитектурные усовершенствования Оптимизация подсистемы памяти Контроллер памяти Высокоскоростная шина Кэш и иерархия
и команд

Оптимизация выполнения команд
Конвейеризация
Упрощение набора команд
Истинный параллелизм
Данные (SIMD)
Инструкции
Потоки
Программы

Слайд 23

Иерархия памяти

Иерархия памяти

Слайд 24

Конвейер команд

1

2

1

2

1

2

1

2

1

2

Ступени

Выборка команды

Декодирование команды

Выборка операндов

Вычисление операции

Запись результата

Время

3

3

3

Конвейер команд 1 2 1 2 1 2 1 2 1 2

Слайд 25

Конвейер команд

1

2

3

4

5

6

1

2

3

4

5

6

1

2

3

4

5

6

1

2

3

4

5

6

1

2

3

4

5

6

Ступени

Выборка команды

Декодирование команды

Выборка операндов

Вычисление операции

Запись результата

Время

Латентность конвейера

7

7

7

7

7

8

8

8

8

8

9

9

9

9

9

Все ступени конвейера активны

Конвейер команд 1 2 3 4 5 6 1 2 3 4

Слайд 26

Параллелизм на уровне инструкций (ILP)

INT

FP

MEM

BR

Окно команд

CPU

Параллелизм на уровне инструкций (ILP) INT FP MEM BR Окно команд CPU

Слайд 27

Параллелизм на уровне инструкций (ILP)

Время

Параллелизм на уровне инструкций (ILP) Время

Слайд 28

Параллелизм на уровне нитей (TLP)

INT

FP

MEM

BR

Окно команд

CPU

Окно команд

Нить №1

Нить №2

Параллелизм на уровне нитей (TLP) INT FP MEM BR Окно команд CPU

Слайд 29

Параллелизм на уровне нитей (TLP)

Время

Нить №1

Нить №2

Параллелизм на уровне нитей (TLP) Время Нить №1 Нить №2

Слайд 30

Многоядерность (Multi-Core)

Окно команд

Окно команд

Процесс №1

Процесс №2

Многоядерность (Multi-Core) Окно команд Окно команд Процесс №1 Процесс №2
Имя файла: Организация-ЭВМ-и-систем.pptx
Количество просмотров: 220
Количество скачиваний: 3