Prezentatsia1

Логический элемент НЕ

Логический элемент И

Сложные логические элементы
2-2И-2ИЛИ
y=x1x2+x3x4

Комбинационные логические устройства
Дешифратор и шифратор.
Мультиплексор и демультиплексор.
Полусумматор и сумматор.
Арифметико-логическое устройство.

Дешифраторы
Дешифраторы осуществляют преобразование входного двоичного кода в унитарный код, т.е. код, включающий в себя одну логическую единицу, а остальные логические нули.

Линейный дешифратор
Схема такого дешифратора строится на основе его таблицы состояний.
Назначение входа E:
1. Разрешение работы дешифратора;
2. Наращивание разрядности дешифратора;
3. Организация режима демультиплексора.

Шифраторы
Шифраторы, в отличие от дешифраторов, осуществляют обратную функцию, т.е. преобразуют унитарный код в двоичный.
Вывод Е – вход включения шифратора

Демультиплексоры и мультиплексоры
Демультиплексор используется в многоканальных цифровых системах для передачи цифровой информации из одного канала в любой другой, номер которого задается дешифратором.

Мультиплексор используется в многоканальных цифровых системах и, в отличие от демультиплексора, выполняет обратную функцию, т.е. собирает информацию из нескольких каналов в один общий канал.

Цифровые вычислительные устройства
Полусумматоры и сумматоры цифровых кодов
УГО полусумматора

Полный одноразрядный сумматор
В отличие от полусумматора, полный одноразрядный сумматор учитывает перенос из предыдущего разряда.

Многоразрядные сумматоры
Многоразрядный сумматор предназначен для суммирования двух многоразрядный двоичных чисел и выполняется на основе полного одноразрядного сумматора.
При этом могут использоваться три различных варианта построения сумматора: параллельный многоразрядный сумматор с последовательным переносом; сумматор с параллельным (сквозным) переносом; сумматор со смешанным переносом.

Многоразрядный сумматор с последовательным переносом и cо смешанным переносом

Арифметико-логическое устройство
Таблица 3.6 - Операции АЛУ 531ИП3

Тактируемые цифровые устройства
Цифровые запоминающие устройства
Триггеры
Триггер – это одноразрядное, цифровое запоминающее устройство, содержащее запоминающий элемент и схему управления его работой. Запоминающий элемент способен сохранять двоичную информацию (состояние 0 или 1) после окончания действия входных импульсов.

Асинхронные триггеры
RS-триггер. Этот триггер является основой для построения триггеров других типов и используется в качестве запоминающего элемента.
Асинхронный RS-триггер: а), б) функциональная схема триггера на ИЛИ-НЕ и его УГО

Синхронные триггеры
RS-триггер
Однотактный RS триггер (слева) и его временные диаграммы (справа)

УГО однотактного RS-триггера

Триггер D-типа
а)
б)
в)
Однотактный D-триггер его функциональная схема (а),
УГО (б) и временные диаграммы (в)

Триггер T–типа (счётный триггер)
Условно-графическое обозначение T-триггера и временные диаграммы

Двухтактные триггеры
Двухтактный триггер D-типа
Двухтактный D-триггер (а) и его временные диаграммы (б)

Двухтактные триггеры могут работать:
по переднему фронту;
по заднему фронту.
Тактовые входы таких триггеров на УГО обозначаются косой чертой

Временные диаграммы Т-триггера:
а) срабатывание по переднему фронту импульса;
б) срабатывание по срезу (заднему фронту) импульса

Регистры
Регистрами называются многоразрядные цифровые запоминающие устройства, предназначенные для приёма, хранения, преобразования и передачи информации.
Основу регистра составляют триггеры. Обычно используются D-триггеры, как наиболее удобные для записи и хранения информации.

Регистры делятся на:
1. параллельные;
2. последовательные;
3.параллельно-последовательные.

Параллельные регистры
Параллельный n-разрядный регистр представляет собой n триггеров, на информационные входы которых подается n-разрядный двоичный код, который необходимо запомнить, а на объединенные тактовые C-входы подаётся тактовый импульс, по переднему фронту которого осуществляется запоминание. В регистре может быть дополнительный вход R сброса регистра в нулевое состояние.

Параллельные регистры
Параллельный n-разрядный регистр представляет собой n триггеров, на информационные входы которых подается n-разрядный двоичный код, который необходимо запомнить, а на объединенные тактовые C-входы подаётся тактовый импульс, по переднему фронту которого осуществляется запоминание (рисунок 3.38). В регистре может быть дополнительный вход R сброса регистра в нулевое состояние.

Последовательные регистры
Последовательные регистры работают с последовательным кодом, разряды которого разделены во времени на интервалы, равные периоду следованию тактового импульса T.
Различают регистры прямого сдвига и реверсивные регистры.

Последовательный регистр прямого сдвига

Регистры прямого сдвига осуществляют приём (передачу) информации, сдвигая её в регистре на 1 разряд вправо при приходе одного тактового импульса. Для полного приёма (передачи) информации требуется n тактов. Регистр представляет собой n последовательно соединённых D-триггеров, тактовые входы которых объединены. Имеется один информационный вход I для приёма информации. В ход R позволять сбросить все триггеры регистра одновременно.

Реверсивный регистр
Вход V управляет направлением сдвига информации. При V=0 к выходу мультиплексора подключён вход I1 и схема преобразуется в схему со сдвигом информации вправо. При V=1 к входам мультиплексора подключён вход I2. При этом выход последующего триггера подключается к информационному входу предыдущего и таким образом при приходе тактовых импульсов осуществляется сдвиг информации влево.

Реверсивный сдвиговый регистр позволяет осуществить сдвиг информации внутри регистра, как вправо, так и влево. Это может потребоваться для преобразования последующего кода. Например, если первоначально следовал старший разряд кода, то после преобразования первым будет преобразован младший разряд кода. Для организации реверсивного режима между входами и выходами триггеров включаются одноразрядные мультиплексоры с двумя информационными входами.

Параллельно-последовательные регистры
Такие регистры служат для преобразования информации с последовательного кода в параллельный или наоборот, а также могут выполнять функции как последовательных, так и параллельных регистров.
Для организации одновременного наличия двух режимов (параллельного и последовательного) чаще пользуются более простым схемотехническим решением - между триггерами включают одноразрядный мультиплексор.

Параллельно-последовательные регистры
Параллельно-последовательный регистр

Параллельно-последовательные регистры
При V=0 организуется режим параллельного регистра. При этом в мультиплексорах к выходам подключены входы I1, на которые подаётся параллельный код. В момент прихода тактового импульса этот код записывается в регистр. При V=1 организуется последовательный режим работы со сдвигом информации вправо. В мультиплексорах к выходам подключены входы I2, через которые осуществляются последовательный режим работы.

Счётчики импульсов
Счетчиком называется устройство, предназначенное для счета входных импульсов и фиксации их числа в двоичном коде. По принципу действия счетчики делятся на суммирующие, вычитающие и реверсивные. По быстродействию счетчики делятся на асинхронные, счетчики с переносом и синхронные.

К основным характеристикам счетчиков относятся модуль счета (коэффициент пересчета Ксч) и быстродействие. Модуль счета Ксч характеризует число устойчивых состояний счетчика, т.е. предельное число импульсов, которое может быть сосчитано счетчиком.
Основой для построения счётчиков является счётный триггер или T-триггер. Он представляет собой простейший одноразрядный счётчик

Асинхронные счётчики импульсов
Асинхронный счетчик импульсов представляет собой последовательно соединенные триггеры Т-типа, при этом срабатывание каждого последующего триггера осуществляется по фронту импульса, формируемого предыдущим триггером.

Суммирующие асинхронные счётчики
Коэффициент пересчета Ксч=2n=23=8, где n – число триггеров счетчика (разрядность) и их временные диаграммы.
Из временных диаграмм видно, что счётный триггер делит частоту на 2, поэтому счётные триггеры и счётчики импульсов могут использоваться
как делители частоты.

Суммирующие асинхронные счётчики

Вычитающие асинхронные счётчики

Реверсивные счётчики
Такой счетчик является комбинацией двух предыдущих и позволяет осуществлять как суммирование, так и вычитание импульсов, что осуществляется посредством включения в состав каждой разрядной схемы счетчика мультиплексора.
Асинхронный реверсивный счетчик (слева) и его УГО (справа)

Реверсивные счётчики
Сигнал на входе V определяет вид межразрядной связи, а, следовательно, и тип получаемого счетчика. Если на вход ±1 подать логический 0, то подключается первый канал мультиплексора и прямые входы предыдущих триггеров подключаются к тактовому входу последующих триггеров – суммирующий режим работы. При подаче на ±1 логической 1, инвертирующие выходы предыдущих триггеров подключаются к тактовым входам последующих - вычитающий режим работы.

Асинхронные счётчики с произвольным коэффициентом пересчёта
В асинхронных счётчиках произвольный коэффициент пересчёта обеспечивается с помощью принудительной установки через асинхронные входы триггеров (R или S). Могут использоваться три способа принудительной установки: принудительный насчет, принудительная начальная установка и принудительный сброс в ноль при достижении требуемого состояния счетчика.

Счетчик с принудительным насчетом
Структурная схема асинхронного счетчика с принудительным насчетом Ксч=10

Счётчики с принудительным сбросом
Определитель кода (ОК) должен определять соответствующий Ксч. При этом счётчик будет нормально считать в диапазоне от 0 до К.сч-1, а состояние счётчика Ксч будет сбрасывать его в ноль, так как на вход сброса R счетчика будет подан активный сигнал.

Счетчики с переносом
Такие счётчики делятся на 2 типа:
1. С параллельным переносом;
2.С последовательным переносом.

Счетчик с параллельным переносом

Счётчик с последовательным переносом

Счётчик с последовательным переносом
Счетчик с параллельным переносом

Счетчики с комбинированным переносом
Идея построения счетчиков с комбинированным переносом (рисунок 3.58) состоит в разбиении разрядных схем счетчика на группы, внутри которых осуществляют либо последовательный, либо параллельный перенос. Формирование сигнала переноса между группами выполняется элементами И лишь в случае, когда триггеры всех входящих в данную группу разрядных схем установлены в единичное состояние, т.е. по параллельному принципу.

Счётчики с произвольным коэффициентом пересчёта
Функциональная схема дешифратора (определителя)
выходного кода счетчика

Счётчики с произвольным коэффициентом пересчёта
Счетчик с коэффициентом пересчета Kсч=6

Счётчики с произвольным коэффициентом пересчёта
В качестве основы для построения счётчиков с произвольным коэффициентом пересчёта служит схема счётчика с полным параллельным переносом.
Порядок разработки счётчика с произвольным коэффициентом пересчёта Ксч.
1. Выбирается n счётных триггеров (разрядов) счётчика из условия 2n-1<Ксч<2n.
2. В схему счётчика с параллельным переносом добавляется дешифратор (определитель) выходного кода счётчика, равного (Ксч-1). Он реализуется на основе n-разрядной схемы И. Можно уменьшить количество входов в схеме И, если подавать на неё только разряды, в коде которых (Ксч-1) присутствует единица.

Счётчики с произвольным коэффициентом пересчёта
Записывается значение трёх кодов: Ксч-1, Ксч и 0. Далее анализируются действия необходимые, чтобы перевести счётчик из состояния (Ксч-1) в состояние 0, а не в состояние Ксч. При этом возможно 3 варианта для любого разряда счётчика: оставить формирование переноса без изменений, запретить срабатывание разряда или сброс разряда в ноль.
Например, для Ксч=6 имеем:

4. Для первого варианта сохраняется формирование переноса без изменений. Для запрета, на схему переноса требуемого разряда дополнительно заводят инверсный сигнал дешифратора кода. Для реализации сброса к требуемому разряду организуют дополнительный канал, для прохождения тактового импульса, управляемый от дешифратора. На рисунке показана реализация счетчика с Ксч=6.

Синхронные счётчики

Минимизация логических функций
Карта Вейча – это прямоугольная таблица, число клеток в которой для логической функции n переменных равно 2n, каждой из клеток поставлен в соответствие некоторый набор входных переменных, причем рядом расположенным клеткам соответствуют соседние наборы входных переменных (кодов), а в самих клетках записаны значения функции, определенные для этих кодов.

Карты Вейча