Типовые задачи, решаемые ПЦОС

Содержание

Слайд 2

Структурная схема цифровой обработки сигналов

АЦП- аналого-цифровой преобразователь
ЦПОС- цифровой процессор обработки сигналов
ЦАП- цифро-аналоговый

Структурная схема цифровой обработки сигналов АЦП- аналого-цифровой преобразователь ЦПОС- цифровой процессор обработки сигналов ЦАП- цифро-аналоговый преобразователь
преобразователь

Слайд 3

Если основная задача устройства связана с обработкой данных– то это процессор, если

Если основная задача устройства связана с обработкой данных– то это процессор, если
же с управлением– то это контроллер.
Универсальные процессоры используют все передовые технологии, не взирая на стоимость, габариты и расходуемую энергию. В технике связи применяются для управления дорогостоящими системами связи.
Микроконтроллеры используются для управления дешевыми малогабаритными устройствами связи. При их изготовлении учитывают стоимость, габариты и потребляемую энергию.
Сигнальные процессоры характеризуются упрощенным набором команд, наличием встроенного умножителя. На основе ПЦОС создаются устройства в которых требуется реальный масштаб времени выполнения практически любых
арифметических задач.

Классификация процессоров

Программируемые процессоры

Сигнальные процессоры

Универсальные процессоры

Микроконтроллеры

Слайд 4

Архитектура процессоров

Фон Неймана

Гарвардская архитектура

Модифицированная гарвардская архитектура

Архитектура процессоров Фон Неймана Гарвардская архитектура Модифицированная гарвардская архитектура

Слайд 5

Неконвейерное выполнение команд

Структура команды

Конвейерное выполнение команд

Неконвейерное выполнение команд Структура команды Конвейерное выполнение команд

Слайд 6

Системы счисления

Системы счисления

Слайд 7

Дополнительный код

Кодирование положительных чисел
+25 0 11001 прямой код
0 11001 дополнительный код
Кодирование

Дополнительный код Кодирование положительных чисел +25 0 11001 прямой код 0 11001
отрицательных чисел
– 25 1 11001 – прямой код
а) 1 00110 – обратный код
б) 1 00110
+ 0 00001
1 00111 – дополнительный код
Кодирование отрицательных чисел
а) 1 00111 – дополнительный код
б) 1 11000
в) 1 11000
+ 0 00001
1 11001 – прямой код
8 −25= −17
0 01000
+ 1 00111
1 01111 – дополнительный код
31 −25= +6
0 11111
+ 1 00111
1| 0 00110 – дополнительный/прямой код


1 10000
+ 0 00001
1 10001 – прямой код = −17

Слайд 8

Сигнальный процессор TMS 32010

Сигнальный процессор TMS 32010

Слайд 9

ADD Прибавить к содержимому аккумулятора со сдвигом
AND Логическое умножение с содержимым аккумулятора
APAC

ADD Прибавить к содержимому аккумулятора со сдвигом AND Логическое умножение с содержимым
Прибавить содержимое регистра P к содержимому аккумулятора
B Безусловный переход
BNZ Переход при значении содержимого аккумулятора ≠0
BZ Переход при значении содержимого аккумулятора = 0
IN Считать данные из порта
LAC Загрузить в аккумулятор со сдвигом
LACK Загрузить в аккумулятор константой
LDPK Загрузить в указатель на страницу памяти (константа)
LT Загрузить в T-регистр
MAC Выполнить умножение и сохранить результат операции в аккумуляторе
MPY Выполнить умножение
MPYK Выполнить умножение с константой
OR Логическое «ИЛИ» с содержимым аккумулятора
OUT Вывести данные в порт
PAC Загрузить в аккумулятор содержимое Р-регистра
SACH Сохранить старшее слово аккумулятора со сдвигом
SACL Сохранить младшее слово аккумулятора со сдвигом
SPAC Вычесть содержимое Р-регистра из аккумулятора
SUB Вычесть из содержимого аккумулятора со сдвигом
SUBK Вычесть константу из содержимого аккумулятора
TBLR Чтение таблицы
TBLW Запись таблицы
XOR Выполнить исключительное «ИЛИ» с содержимым аккумулятора
ZAC Обнулить аккумулятор

Команды сигнального процессоров

Слайд 10

Формирование пилообразного напряжения методом работы накапливающего сумматора

Формирование пилообразного напряжения методом работы накапливающего сумматора

Слайд 11

.text
ldpk 0
lack 5 (10,15)
sacl 1
zac
Cycle lac 2

.text ldpk 0 lack 5 (10,15) sacl 1 zac Cycle lac 2
add 1
sacl 2
out 2,pa0
b Cycle
.end

Слайд 12

Формирование синусоидального сигнала

One .set 1
DelFi .set 2
Fi .set 3
SinFi .set 4
.text
LDPK 0
LACK

Формирование синусоидального сигнала One .set 1 DelFi .set 2 Fi .set 3
1
SACL One
LACK 30
SACL DelFi
ZAC
SACL Fi

Cycle LAC Fi
ADD DelFi
SACL Fi
LACK 0FFh
ADD One,8
AND Fi
SACL Fi
LAC One,7
ADD Fi
TBLR SinFi
LAC One,15
XOR SinFi
SACL SinFi
OUT SinFi, PA0
B Cycle
.end

Слайд 13

Формирование сигнала с частотной модуляцией

*fm.asm
One .set 1
DelFi .set 2
Fi .set 3
SinFi .set

Формирование сигнала с частотной модуляцией *fm.asm One .set 1 DelFi .set 2
4
Inf .set 5
Count .set 6
.text
LDPK 0
LACK 1
SACL One
A LAC One,7
SACL Count
LAC Inf
AND One
XOR One
SACL Inf
BNZ F
LACK 8
SACL DelFi
B LC
F LACK 16

SACL DelFi
LC LAC Fi
ADD DelFi
SACL Fi
LACK 11111111B
ADD One,8
AND Fi
ADD One,7
TBLR SinFi
LAC One,15
XOR SinFi
SACL SinFi
OUT SinFi,PA0
LAC Count
SUB One
SACL Count
BNZ LC
B A
.end

Слайд 14

Формирование сигнала с частотной модуляцией

*phm.asm
One .set 1
DelFi .set 2
Fi .set 3
SinFi .set

Формирование сигнала с частотной модуляцией *phm.asm One .set 1 DelFi .set 2
4
Inf .set 5
Inf0 .set 6
Count .set 7
.text
LDPK 0
LACK 1
SACL One
LACK 8
SACL DelFi
A LAC One,7
SACL Count
LAC Inf
AND One
XOR One
SACL Inf
BZ F

LAC Fi
ADD One,8
SACL Fi
B LC
F LAC Fi
SUB One,8
SACL Fi
LC LAC Fi
ADD DelFi
SACL Fi
LACK 11111111B
ADD One,8
AND Fi
ADD One,7
TBLR SinFi
LAC One,15
XOR SinFi
SACL SinFi
OUT SinFi,PA0
LAC Count
SUB One
SACL Count
BNZ LC
B A
.end

Слайд 15

Цифро-аналоговый преобразователь

Цифро-аналоговый преобразователь

Слайд 16

Цифро-аналоговый преобразователь с коммутацией напряжений

Цифро-аналоговый преобразователь с коммутацией напряжений

Слайд 17

Цифро-аналоговый преобразователь с коммутацией токов

Цифро-аналоговый преобразователь с коммутацией токов

Слайд 18

Аналого-цифровой преобразователь

Аналого-цифровой преобразователь

Слайд 19

АЦП с единичными приближениями

АЦП с единичными приближениями

Слайд 20

АЦП с последовательных приближений

АЦП с последовательных приближений

Слайд 21

Аналого-цифровой преобразователь непосредственного сравнения

Аналого-цифровой преобразователь непосредственного сравнения

Слайд 22

Устройства арифметического сложения

Устройства арифметического сложения

Слайд 24

Устройство вычитания

Устройство вычитания

Слайд 25

Универсальное арифметическое устройство

Универсальное арифметическое устройство

Слайд 26

Арифметико-логическое устройство

Арифметико-логическое устройство

Слайд 27

Дешифратор

Дешифратор

Слайд 28

Шифратор

Шифратор

Слайд 29

Мультиплексор

Мультиплексор

Слайд 30

Запоминающие устройства

Запоминающие устройства

Слайд 31

АДАПТИВНАЯ СИСТЕМА

АДАПТИВНАЯ СИСТЕМА

Слайд 33

Адаптивный нерекурсивный фильтр

Адаптивный нерекурсивный фильтр

Слайд 34

Адаптивный рекурсивный фильтр

Адаптивный рекурсивный фильтр

Слайд 36

Другое представление градиента

Декорреляция сигнала ошибки и входного сигнала

Другое представление градиента Декорреляция сигнала ошибки и входного сигнала

Слайд 37

Запоминающие устройства

Запоминающие устройства

Слайд 38

АДАПТИВНАЯ СИСТЕМА

АДАПТИВНАЯ СИСТЕМА

Слайд 39

Сигнал на входе и выходе неизвестной системы

Сигнал на входе и выходе неизвестной

Сигнал на входе и выходе неизвестной системы Сигнал на входе и выходе неизвестной системы, отфильтрованный сигнал
системы, отфильтрованный сигнал

Слайд 40

Адаптивный нерекурсивный фильтр

Адаптивный нерекурсивный фильтр

Слайд 41

Адаптивный рекурсивный фильтр

Адаптивный рекурсивный фильтр

Слайд 43

Функция среднего квадрата ошибки

Функция среднего квадрата ошибки

Слайд 46

Другое представление градиента

Декорреляция сигнала ошибки и входного сигнала

Другое представление градиента Декорреляция сигнала ошибки и входного сигнала

Слайд 47

Поиск СКО

Простой алгоритм градиентного поиска

Поиск СКО Простой алгоритм градиентного поиска
Имя файла: Типовые-задачи,-решаемые-ПЦОС.pptx
Количество просмотров: 213
Количество скачиваний: 0