Цифровые устройства и микропроцесоры. Слайды рисунков и таблиц

Тема: №1 «Арифметические и логические основы цифровых устройств»
Тема: №2 «Основы теории цифровых автоматов»
Тема: №3 «Типовые цифровые узлы»
Тема: №4 «ЭВМ и вычислительные системы»
Тема: №5 «Микропроцессорные системы»
Выход

Тема: №1 «Арифметические и логические
основы цифровых устройств»
Назад
Частный случай цифрового автомата
Основные законы алгебры логики
Равносильности алгебры логики (слайд 1):
правила выполнения операций с константами;
правило ассоциативности;
Равносильности алгебры логики (слайд 2):
законы тавтологии;
закон двойного отрицания;
правило дистрибутивности;
Равносильности алгебры логики (слайд 3):
правила поглощения;
правила склеивания;
Процесс аналого-цифрового преобразования информации
Формы представления чисел

Частный случай цифрового автомата

Основные законы алгебры логики
Переместительный закон:
x ⋅ у = у ⋅ х ;
х v у = у v х .
Сочетательный закон:
x ⋅ (y ⋅ z) = (x ⋅ y) ⋅ z ;
х v (у v z) = (х v у) v z.
Распределительный закон:
х ⋅ (у v z) = х ⋅ у v х ⋅ z;
х v y ⋅ z = (х v у) ⋅ (х v z).
Инверсный закон (правила де Моргана)

Равносильности алгебры логики
-правила выполнения операций с константами:
-правило ассоциативности:

-законы тавтологии:
-закон двойного отрицания:
-правило дистрибутивности:
Равносильности алгебры логики

-правила поглощения:
-правила склеивания:
Равносильности алгебры логики

Процесс аналого-цифрового преобразования информации
А
t1 t2 t3 t4 t5 t6 t7 t8 t9 t10 t11 t
5
4
3
2
1
0
3 5 4 4 4 3 3 2 2 1 0
011 101 100 100 100 011 011 010 010 001 000

Формы представления чисел
Знак числа Мантисса
Знак числа Мантисса Порядок
Представление чисел в естественной форме
Представление чисел в нормальной форме
Знак
порядка

Тема: №2 «Основы теории
цифровых автоматов»
Назад
Структура конечного автомата
Логическое сложение (дизъюнкция, ИЛИ)
Логическое умножение (конъюнкция, И)
Логическое отрицание (инверсия, НЕ)
Табличный способ задания автомата
Графический способ задания конечных автоматов
Матричный способ задания конечных автоматов
Некоторые типы триггеров в интегральном исполнении

Структура конечного автомата
. . .
. . .

Логическое сложение (дизъюнкция, ИЛИ)
P = X1 · X2 = X1 & X2 = X1 Λ X2 = X1 X2
1
X1V X2
X1
X2

P = X1 · X2 = X1 & X2 = X1 Λ X2 = X1 X2
&
X1
X2
X1&X2
Логическое умножение (конъюнкция, И)

1
X
P = X
Логическое отрицание (инверсия, НЕ)

Табличный способ задания автомата
Таблица переходов
Таблица выходов
Совмещенная таблица переходов и выходов
Пример табличного задания автомата Мура

Автомат Мили Автомат Мура
Графический способ задания конечных автоматов

Матричный способ задания конечных автоматов.
Автомат Мили Автомат Мура

Некоторые типы триггеров в
интегральном исполнении

Тема: №3 «Типовые цифровые узлы»
Назад
Условно-графическое изображение полусумматора
Схема сравнения (цифровой компаратор)
Условное обозначение и схема мультиплексора «4 -> 1»
Условное обозначение и схема демультиплексора «1 -> 4»
Обозначение цепей шин
Обозначение управляемой шины на структурных и функциональных схемах
Двоично распределительный код
Условное обозначение дешифратора
Схема линейного дешифратора на два входа
Условное обозначение шифратора
Шифратор К155ИВ1
Преобразователь двоично-десятичного кода в код семисегментного индикатора
Схема регистра параллельного действия
Схема парафазной передачи информации
Схема делителя частоты с дешифрированием состояния и принудительным обнулением счетчика
Схема делителя частоты с переменным модулем счета

Условно-графическое изображение полусумматора

Схема сравнения (цифровой компаратор)

Условное обозначение и схема мультиплексора «4 -> 1»

Условное обозначение и схема демультиплексора «1 -> 4»
Х
&
&
&
&
U2
U2
U1
U1
Y0
Y1
Y2
Y3
DMS
W
Х
U2
U1
2
1
0
1
2
3
Y0
Y1
Y2
Y3

Обозначение цепей шин

Обозначение управляемой шины на структурных
и функциональных схемах

Условное обозначение дешифратора

Схема линейного дешифратора на два входа

Условное обозначение шифратора

Шифратор К155ИВ1

Преобразователь двоично-десятичного кода в код
семисегментного индикатора

Схема регистра параллельного действия

Схема парафазной передачи информации

Схема делителя частоты с дешифрированием
состояния и принудительным обнулением счетчика
R
T
TT 1
X
R
T
TT 2
R
T
TT 3
&
Q1
Q2
Q4

Схема делителя частоты с переменным модулем счета

Тема: №4 «ЭВМ и вычислительные системы»
Назад
Классификация цифровых ИС по признаку методов проектирования
Классификация методов контроля
Цикл работы ЭВМ
Структурная схема АЛУ на основе накапливающего сумматора
Структурная схема АЛУ одноадресной ЭВМ
Варианты векторных вычислений
Схема контроля с дублированием узлов
Схема контроля по совпадению
Схема контроля передачи информации
Схема числового контроля операции сложение
Производительность SIMD-систем как функция их типа и количества процессоров
Обобщенная модель матричной SIMD-системы
Архитектура многомашинной вычислительной системы
Многомашинный вычислительный комплекс иерархической структуры

Классификация цифровых ИС
по признаку методов проектирования
Цифровые ИС
Стандартные
Полузаказные
БМК (MPGA)
Заказные
МИС
СИС
МП
МК
ЗУ
На стандартных
ячейках
Полностью
заказные
БИС/СБИС ПЛ
PLD
FPGA
CPLD
Комбинированные
CпИС
ASICs

Классификация методов контроля

Структурная схема АЛУ на основе накапливающего сумматора

КШЧт
КШЗп
RG1
SM
RGP
RG2
Структурная схема АЛУ одноадресной ЭВМ

а – с конвейерным АЛУ;
б – с несколькими АЛУ.
Варианты векторных вычислений:
а
б

Схема контроля с дублированием узлов

Схема контроля по совпадению

Схема контроля передачи информации

Схема числового контроля операции сложение

Производительность SIMD-систем как функция их типа и количества процессоров

Обобщенная модель матричной SIMD-системы

Архитектура многомашинной вычислительной системы.
ЭВМ 1
ЭВМ 2
Операционные усилители
Процессор
Процессор
ОП
ОП
Каналы
Каналы
ВЗУ
ВЗУ
Операционная система
Процессоры
Общее поле ОП
Каналы
Общее поле ВЗУ

Многомашинный вычислительный комплекс иерархической структуры

Тема: №5 «Микропроцессорные системы»
Назад
Набор регистров микропроцессора ВМ80
Характеристики микропроцессоров фирмы Intel
Структура микропроцессорной системы
Микро-ЭВМ с трех шинной магистралью
Микро-ЭВМ с двух шинной магистралью
Структурная схема БИС КР580ВМ80
Основные команды микропроцессора К580ВМ80
Коды команд микропроцессора К580ВМ80А
Структура одноплатного микроконтроллера
Характеристики отечественных микроконтроллеров
Структура микроконтроллера КР1816ВЕ48
Форматы команд микроконтроллера МК48
Группа команд пересылки данных
Группа команд арифметических операций
Группа команд логических операций
Группа команд передачи управления
Группа команд управления режимами работы МК48

Набор регистров микропроцессора ВМ80

Характеристики микропроцессоров фирмы Intel

Системная магистраль
ЦП
память
подсистема
ввода - вывода
Структура микропроцессорной системы

ЦП
память
подсистема
ввода - вывода
шина адреса
шина данных
шина управления
Микро-ЭВМ с трех шинной магистралью

Микро-ЭВМ с двух шинной магистралью

Внешняя шина данных
Внутренняя шина данных
Шина адреса
Буфер адреса
Схема выборки регистров
РОН
А0…А15
Структурная схема
БИС КР580ВМ80

Основные команды микропроцессора К580ВМ80

Коды команд микропроцессора К580ВМ80А

Структура одноплатного микроконтроллера

Характеристики отечественных микроконтроллеров

R1
R2
A
РПП (1К байт)
Счетчик
Команд
(РС)
РПД (64 байта)
РА
Таймер/
счетчик
(TCNT)
Порт 1
Порт 2
Порт BUS
Слово состояния программы
(PSW)
Десятичный корректор
PK(IR)
Синхронизация
Запуск
Входные
сигналы
Прерывание
Управление
обменом с
внешними
устройствами
Управляющие
сигналы
P1.0
P1.7
P2.0
P2.7
DB.0
DB.7 Структура микроконтроллера КР1816ВЕ48

Форматы команд микроконтроллера МК48

Группа команд пересылки данных

Группа команд арифметических операций

Группа команд логических операций

Группа команд передачи управления