12_2_Kody_s_nizkoy_plotnostyu_proverki_na_chetnost (1)

Содержание

Слайд 2

2.1. СТАНДАРТНЫЕ КОДЫ LDPC

LDPC коды (LDPC – Low-Density Parity-Check codes) -

2.1. СТАНДАРТНЫЕ КОДЫ LDPC LDPC коды (LDPC – Low-Density Parity-Check codes) -
коды с низкой плотностью проверок на чётность или коды Галлагера (Gallager codes) это систематические линейные блоковые коды с проверочной матрицей H, каждые строка и столбец которой имеют малое число единичных элементов.
Регулярный код Галлагера (regular Gallager code) - это LDPC код, каждая строка проверочной матрицы H которого имеет постоянный вес j, а каждый столбец имеет постоянный вес k.
Наряду с регулярными LDPC кодами существуют не регулярные LDPC коды. Строки и (или) столбцы проверочных матриц таких кодов имеют не постоянные веса.
Рассмотрим регулярный LDPC код со скоростью R=1/4, длиной кодового слова n=16, числом проверочных символов r=12, параметрами j=3 и k=4.

Слайд 3

С помощью перестановок строк матрицы и сложения их по модулю два матрицу

С помощью перестановок строк матрицы и сложения их по модулю два матрицу
H можно привести к виду

- соответствуют символам кодового слова LDPC кода;
- соответствует проверке на чётность;
- показывает, какие символы кодового слова участвуют в проверке на чётность.

Граф LDPC кода со скоростью R=1/4, длиной кодового слова n=16, числом проверочных символов r=12, параметрами j=3 и k=4

Слайд 4

Проверочная матрица LDPC кода с параметрами: N=20000, K=R=10000, j=3, k=6

Проверочная матрица LDPC кода с параметрами: N=20000, K=R=10000, j=3, k=6

Слайд 5

Принцип исправления ошибок в LDPC кодах
В LDPC кодах общая идея исправления

Принцип исправления ошибок в LDPC кодах В LDPC кодах общая идея исправления
ошибок основывается на следующем. После проведения r проверок на чётность исправляется тот символ кодового слова, который вошёл в наибольшее число проверок с отрицательным результатом.

Рассмотрим простейший алгоритм декодирования на примере регулярного LDPC кода со скоростью R=1/4, длинной кодового слова n=16, числом проверочных символов r=12, параметрами j=3 и k=4.
Последовательность символов кодового слова обозначим как
Xi={x1, x2, … , xn}.
Последовательность результатов проверок, то есть сумм по модулю два обозначим как
Sk={s1, s2, … , sr}.
Для примера закодируем последовательность символов вида
{1,0,1,1}.
Соответствующее кодовое слово LDPC кода примет вид:
{1,0,1,1,0,0,0,1,1,0,0,0,0,1,0,0}.
Произведём r=12 проверок в соответствии с проверочной матрицей H.

Слайд 6

Позиции символов, участвующих в каждой проверке, их значения и результаты проверок

Позиции символов, участвующих в каждой проверке, их значения и результаты проверок sk
sk (сумма по модулю два)

Последовательность результатов проверок (фактически синдром кодового слова)
Sk={0,0,0,0,0,0,0,0,0,0,0,0}

Слайд 7

Рассмотрим особенности нахождения позиций ошибочных символов в LDPC кодах на основе

Рассмотрим особенности нахождения позиций ошибочных символов в LDPC кодах на основе анализа
анализа вида получаемого синдрома.
Внесём в кодовое слово LDPC кода ошибку (инвертируем символ x3). Тогда получим последовательность
Xi={1,0,0,1,0,0,0,1,1,0,0,0,0,1,0,0}.
Результаты проверок на чётность символов искажённого кодового слова:

Теперь синдромная последовательность приняла вид:
Sk={1,0,0,0,1,0,0,0,0,1,0,0}.

Слайд 8

Подсчитаем, сколько раз каждый символ кодового слова участвует в проверках с

Подсчитаем, сколько раз каждый символ кодового слова участвует в проверках с отрицательным
отрицательным результатом (отрицательный результат проверки - сумма по модулю два Sk=1). Обобщённые данные наглядно представлены в таблице.

Как видим, третий символ кодового слова максимальное число раз (три раза) участвует в проверках на чётность с отрицательным результатом. Инвертировав этот символ, и, вновь вычислив синдромную последовательность, можно убедиться, что она принимает вид:
Sk={0,0,0,0,0,0,0,0,0,0,0,0}.

Слайд 9

Проверочные матрицы нерегулярных кодов построены таким образом, что различные символы кодового

Проверочные матрицы нерегулярных кодов построены таким образом, что различные символы кодового слова
слова участвуют в различном числе проверок на чётность. Допустим, в принятом кодовом слове присутствует два искажённых символа. Пусть первый искажённый символ участвует в 9-ти проверках на чётность, а второй – в 3-х. Пусть на какой-то итерации первый символ встретится 7 раз в проверках с отрицательным результатом, а второй – 3 раза.

Слайд 10

На этапе корректирования кодового слова декодирование LDPC кода возможно реализовать двумя

На этапе корректирования кодового слова декодирование LDPC кода возможно реализовать двумя способами.
способами.
Первый из них заключается в том, что на каждой итерации исправляется лишь один символ кодового слова, вероятность ошибки которого максимальна. При этом в кодовом слове могут присутствовать и другие символы с такими же вероятностями ошибок. Например, из всех символов с одинаково максимальными вероятностями ошибок исправляется только символ, расположенный ближе к началу кодового слова.
При декодировании вторым способом на каждой итерации исправляются все символы, вероятности ошибок которых одинаковы и максимальны. Первый способ требует больших вычислительных и временных затрат. Однако он предпочтительнее в случае большого числа ошибок в кодовом слове. Второй способ требует меньших вычислительных и временных затрат, но при большом числе ошибок он уступает первому в исправляющей способности. Заметим, что на практике могут использоваться также и проверки на нечётность.

Слайд 11

Пример сигналов с LDPC(16464.12480)/BCH(12480.12384) кодированием

Для использования LDPC/BCH кодирования организуется кадровая структура

Пример сигналов с LDPC(16464.12480)/BCH(12480.12384) кодированием Для использования LDPC/BCH кодирования организуется кадровая структура
длиной 16512 бит, из которых первые 48 бит – уникальное слово вида –
0101 1101 1000 1111 1001 1010 0100 0011 0011 0101 1110 0000

Слайд 12

2.2 УКОРОЧЕННЫЕ КОДЫ С НИЗКОЙ ПЛОТНОСТЬЮ ПРОВЕРОК НА ЧЁТНОСТЬ VERSAFEC

VersaFEC это

2.2 УКОРОЧЕННЫЕ КОДЫ С НИЗКОЙ ПЛОТНОСТЬЮ ПРОВЕРОК НА ЧЁТНОСТЬ VERSAFEC VersaFEC это
система кодов LDPC с короткими блоками, которые были разработаны, во-первых, как альтернатива малого времени обработки сигнала по отношению к существующим кодам LDPC компании Comtech EF Data, а во-вторых, как набор кодов для применения в системе DVB-S2, определенных в спецификации EN 302307, ратифицированной Европейским институтом по телекоммуникационным стандартам (ETSI).
Набор кодов VersaFEC был разработан с двумя принципиальными целями:
- обеспечить расширенный выбор комбинаций способов модуляции и кодирования, которые реализуют аналогичные характеристики кодоисправляющей способности, что и существующие коды LDPC компании Comtech EF Data, и в то же время существенно уменьшить задержку времени при обработке сигнала;
- обеспечить комбинации способов модуляции и кодирования, которые пригодны не только для приложений с постоянным кодированием и модуляцией (CCM), но и являются основой для запатентованной системы с адаптивным кодированием и модуляцией (ACM). Реализация кодов VersaFEC для системы ACM будет возможна спустя короткое время после внедрения CCM.
Характерной особенностью LDPC кодов VersaFEC является отсутствие кода БЧХ.

Слайд 13

Компанией Comtech EF Data предлагается набор из двенадцати кодов VersaFEC для

Компанией Comtech EF Data предлагается набор из двенадцати кодов VersaFEC для различных
различных режимов способа модуляции и скорости кодирования, которые реализованы в спутниковом модеме CDM-625

Слайд 14

Основные характеристики LDPC кодов VersaFEC:
- синхрокомбинация для всех видов модуляции передаётся

Основные характеристики LDPC кодов VersaFEC: - синхрокомбинация для всех видов модуляции передаётся
за 52 такта модулятора и состоит из двух чередующихся символов, стоящих на противоположных концах сигнального созвездия. Длина синхрокомбинации (вид символов): для ФМ2 – 52 бита, для ФМ4 – 104 бита, для КАМ8 – 156 бит, для КАМ16 – 208 бит;
- за время наблюдения отмечено применение скремблирования информационной части всех кодов мультипликативным скремблером СС(3,20), причём данный скремблер применяется даже если в информационной части передаётся уже скремблированный поток (например EDMAC с АС(9,11));
- для многопозиционных видов модуляции (КАМ8 и КАМ16) применения перемежения не отмечено;
- длина кадра без синхрокомбинации равна множителю 2040, умноженному на количество позиций для соответствующего вида модуляции и составляет: для ФМ2 – 2040 бит, для ФМ4 – 4080 бит, для КАМ8 – 6120 бит, для КАМ16 – 8160 бит.

Слайд 15

Пример LDPC кода VersaFEC со скоростью кодирования R=0,488 на периоде 2092

Структура

Пример LDPC кода VersaFEC со скоростью кодирования R=0,488 на периоде 2092 Структура
кадра LDPC кода VersaFEC со скоростью кодирования R=0,488 на периоде 2092 бита