Основные понятия о вычислительной системе. Структура вычислительной системы. Системная плата. (Лекция 2)

Регистры, Память, Порты
При выполнении своих команд процессор может обращаться только к трем «объектам» на системной плате:
собственным регистрам
байтам памяти (ОЗУ или ПЗУ)
портам контроллеров внешних устройств
Пересылку процессором байтов из памяти или портов в регистры называют «чтение», обратное действие - «запись»

Системная шина
Через системную шину осуществляется физическая связь процессора с памятью и контроллерами внешних устройств.
Системная шина состоит из однонаправленной Шины адреса, двунаправленной Шины данных и Шины управления с разнонаправленными линиями

Понятие «разрядности»
«Разрядность» процессора – максимальная длина операнда в командах процессора. Так, 16-разрядный процессор может выполнять команды над 1 и 2-байтными кодами, 32-разрядный – над 1, 2 и 4-байтными, 64-разрядный – 1,2,4 и 8-байтными
«Разрядность» шины – это количество параллельных внутренних линий, передающих один бит.
Разрядность Шины данных, как правило, соответствует разрядности процессора
Разрядность Шины адреса определяет максимальный объем памяти, к которой сможет обращаться процессор

Регистры процессора
Регистры – это
запоминающие устройства
малой разрядности
(8, 16, 32, …-разрядные)
внутри процессора.
Часть регистров процессора
программно доступны, они могут
использоваться в командах
процессора
Изображение регистров

Порты
Контроллер внешнего устройства – это программно-управляемое устройство, выполняющее непосредственное физическое управление внешним устройством (ВУ).
Для каждого типа внешнего устройства предназначен свой контроллер
«Порты» – это 8-разрядные регистры внутри контроллеров ВУ. Через них происходит программная связь процессора с контроллером

Память
Память рассматривается процессором, как последовательность однобайтных ячеек, в котором каждый байт памяти имеет уникальный физический адрес (0, 1, 2, 3, …)
Байт – минимальная «единица» чтения / записи в память для процессора
Адресное пространство системной памяти для процессора единое, независимо от типа ее модулей (ОЗУ или ПЗУ)

Чтение/запись в память
На Шину адреса (ША) процессор сначала должен «выставить» физический адрес памяти, откуда должно начаться считывание/запись
По Шине данных (ШД) процессор считывает данные из памяти в регистр или записывает из регистра в память
Максимальный объем «адресуемой» процессором памяти ограничен значением:
V = 2 N байтов, где N – разрядность адресной шины
Например: по 4-разрядной ША процессору доступна память 24 байт (16 байт), по 32-разрядной ША - 232 байтов (4 Гб)
При чтении из памяти многобайтных кодов старшим байтом процессор считает тот, который размещен по старшему адресу
Аналогично, при записи в память, старший байт из регистра запишется по старшему адресу памяти

Иллюстрация: чтение процессором из памяти двух байт, начиная с физического адреса 120. Старшим байтом будет считаться байт с адресом 121

Единицы измерения памяти
Укрупненные единицы измерения объемов памяти
1 Килобайт = 210 байтов (1024 байтов)
1 Мегабайт = 220 байтов (1024 Кб)
1 Гигабайт = 230 байтов (1024 Мб)
1 Терабайт = 240 байтов (1024 Гб) . . .
и т.д.

Командный цикл процессора
Аппаратная «жизнь» процессора от ВКЛ до ВЫКЛ - это последовательное исполнение «командных циклов»
Командный цикл – это чтение из памяти машинного кода одной команды в свои регистры, его дешифрация и исполнение.
В каждом командном цикле меняется лишь адрес считываемой из памяти команды
Командный цикл

Адрес команды в памяти для процессора
Современные процессоры используют «сегментную» (блочную) адресацию памяти. «Координатами» команды в памяти являются значения двух регистров процессора
Так, в процессорах семейства х86:
- регистр CS – указывает процессору сегмент (блок) памяти, где размещены команды
- регистр IP(или EIP) - задает смещение от начала сегмента до команды в байтах
По значениям в регистрах CS и IP процессор определяет
физический адрес команды в памяти
После чтения команды из памяти значение в регистре IP/EIP увеличивается на длину прочитанной команды (в байтах)
Таким образом, в следующем командном цикле процессор будет выполнять чтение и выполнение следующей команды из памяти