Слайд 3Принстонская архитектура (фон Неймана)
![Принстонская архитектура (фон Неймана)](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/852175/slide-2.jpg)
Слайд 5Базовые цифровые схемы
Комбинационные цифровые устройства (линейные схемы). Предназначены для преобразования информации и
![Базовые цифровые схемы Комбинационные цифровые устройства (линейные схемы). Предназначены для преобразования информации](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/852175/slide-4.jpg)
направления потоков информации.
Последовательностные цифровые устройства (схемы, содержащие обратные связи). Предназначены для хранения информации.
Слайд 6Базисные структуры логических элементов
Логическое умножение и логическое сложение с инверсией результата.
![Базисные структуры логических элементов Логическое умножение и логическое сложение с инверсией результата.](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/852175/slide-5.jpg)
Слайд 7 Примеры КЦУ
Шифраторы, дешифраторы, сумматоры, кодопреобразователи, мультиплекоры, демультиплексоры.
![Примеры КЦУ Шифраторы, дешифраторы, сумматоры, кодопреобразователи, мультиплекоры, демультиплексоры.](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/852175/slide-6.jpg)
Слайд 8ПЦУ. Триггеры. Основная ячейка хранения.
S (set) – установка 1.
R (reset) – установка
![ПЦУ. Триггеры. Основная ячейка хранения. S (set) – установка 1. R (reset)](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/852175/slide-7.jpg)
0.
Для каждого элемента И-НЕ:
X^1 = ~X (not X)
X^0 = 1
Слайд 9ПЦУ. Триггеры. Таблица режимов RS-триггера.
![ПЦУ. Триггеры. Таблица режимов RS-триггера.](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/852175/slide-8.jpg)
Слайд 10ПЦУ. Триггеры. D-триггер.
Вход синхронизации C(clk) определяет время записи информации в триггер. Запись
![ПЦУ. Триггеры. D-триггер. Вход синхронизации C(clk) определяет время записи информации в триггер.](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/852175/slide-9.jpg)
по фронту импульса clk!
Слайд 17Графы переключений двоичного и недвоичного счетчиков
![Графы переключений двоичного и недвоичного счетчиков](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/852175/slide-16.jpg)
Слайд 20Структура микропроцессора (CortexA9)
![Структура микропроцессора (CortexA9)](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/852175/slide-19.jpg)
Слайд 21Блочная структура ядра микропроцессора
![Блочная структура ядра микропроцессора](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/852175/slide-20.jpg)
Слайд 22Структура формата команды ассемблера.
![Структура формата команды ассемблера.](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/852175/slide-21.jpg)
Слайд 24Структура регистра текущего статуса программы
![Структура регистра текущего статуса программы](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/852175/slide-23.jpg)
Слайд 25 Флаги состояний.
N – флаг знака результата операции.
Z – флаг нулевого результата
![Флаги состояний. N – флаг знака результата операции. Z – флаг нулевого](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/852175/slide-24.jpg)
операции.
C – флаг переноса.
V – флаг переполнения.
Слайд 26Формирование переноса и переполнения.
![Формирование переноса и переполнения.](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/852175/slide-25.jpg)