Повышение эффективности деятельности дизайн-центров за счет применения технологий коллективного проектирования

Центр коллективного проектирования ФГУ ФНЦ НИИСИ РАН
2
Общая информация о ЦКП: Центр коллективного проектирования Минобрнауки России в интересах радиоэлектронного комплекса (ЦКП ФГУ ФНЦ НИИСИ РАН) создан во исполнение Плана мероприятий по реализации Стратегии развития электронной промышленности Российской Федерации на период до 2030 г., утвержденного распоряжением Правительства Российской Федерации от 17 января 2020 г. № 20-р.
Основная специализация ЦКП:
администрирование коммерческих лицензий САПР;
предоставление вычислительных ресурсов;
помощь организациям в разработке ЭКБ;
разработка унифицированных доверенных маршрутов проектирования;
разработка сложно-функциональных блоков;
обучение и поддержка специалистов-проектировщиков.
Ключевые достижения ЦКП:
пользователями ЦКП являются 11 ведущих научных и образовательных организаций, работающих в радиоэлектронном комплексе ;
пользователям ЦКП предоставлен бесперебойный доступ к САПР, ведется разработка проектов;
начата разработка маршрута контролируемого проектирования доверенной ЭКБ;
формируется библиотека доверенных СФ-блоков.
В рамках ЦКП НИИСИ РАН в настоящий момент реализуются разработки следующих направлений: твердотельная СВЧ электроника и цифровые СБИС для создания отечественной доверенной и радиационной стойкой аппаратуры, ЭКБ для физических экспериментов, ЭКБ для сквозных проектов в области цифровой маркировки и идентификации, телекоммуникаций, систем 5G.

Существующие проблемы деятельности дизайн-центров
Проблемы:
Длительность, многоинтерационность, высокие затраты при проектировании;
Наличие, «высокая» цена ошибок в проекте;
Прекращение лицензионной поддержки зарубежных СФ-блоков;
Высокий финансовый барьер для выхода на фабрики;
Прекращение лицензионной поддержки зарубежных САПР.
3
Пути решения – разработка и применение:
Доверенный стандартизованный маршрут проектирования;
Отечественные стандартизованные верифицированные СФ-блоки, создание репозитария СФ-блоков;
Технология чиплетов;
Технология сборки и верификации проектов на пластине для запуска – «мультисборка»;
Разработка доверенной САПР – «Open Source» + собственные решения.

Доверенный маршрут проектирования СБИС
ПО управления проектами: управление конфигурацией изделий и сборка; контроль версий; управление КД и ПО; архивация.
Информационное и нормативное обеспечение: описание маршрута проектирования и точек контроля, руководящие документы (стандарты), скрипты (автоматизированные сценарии) для каждого этапа маршрута.
4
Библиотеки доверенных логических и физических СФ-блоков: стандартизованные описания, унификация интерфейсов.
Верификация проектов, сборка (GDS) для мультизапуска, согласование по процедурам: утонение и резка пластин, тип корпуса и упаковка.

Документы для описания СФ-блоков
5

Перечень разработанных логических СФ-блоков
6
1. Блок контроллера ОЗУ стандарта DDR2/DDR3/DDR3L/DDR4
2. Блок контроллера Gigabit Ethernet
3. Блок PCI Express 3.0
4. Блок контроллера RapidIO 2.0
5. Блок контроллера Serial ATA 3.0
6. Блок контроллера USB 2.0
7. Блок 32-разрядного микропроцессорного ядра
8. Блок 64-разрядного микропроцессорного ядра
9. Контроллер CAN-шины
10. Контроллер SMB-шины
11. Контроллер SPI-шины
12. Блок контроллер блока мониторинга
13. Контроллер динамической памяти DDR3 SDRAM
14. Контроллер динамической памяти DDR4 SDRAM
15. Контроллер жидкокристаллического индикатора
16. Контроллер низкоскоростной последовательной шины I2C
17. Контроллер целостности пломб
18. Монитор качества питания
19. Блок демодулятор оптического сигнала

Перечень разработанных физических СФ-блоков
7
Блок TLB по технологии 28 нм КМОП
2. Блок регистрового файла с 4 портами записи и 8 портами чтения с повышенной сбоеустойчивостью по объемной КМОП технологии с проектной нормой 65 нм
3. Блок регистрового файла с 8 портами чтения и 6 портами записи по технологии 28 нм КМОП
4. Блок мониторинга микросхем БМ25 по технологии 0,065 мкм
5. Блок мониторинга микросхем БМ33 по технологии 0,065 мкм
6. Блок физического уровня четырёхканального последовательного RapidIO по технологии КМОП 65 нм
7. Блок физического уровня SATA по технологии КМОП 65 нм
8. Блок физического уровня USB 2.0 по технологии КМОП 65 нм
9. …….
46. Блок фазовой автоподстройки по задержке по технологии КМОП 28 нм
47. Блок линии задержки, управляемой цифровым кодом, по технологии КМОП 28 нм
48. Блок двенадцатиразрядного аналого-цифрового преобразователя по технологии КМОП 28 нм
49. Блок физического уровня передачи данных для интерфейсов DVI-D, HDMI 1.4 и 2.0 по технологии КМОП 28 нм
50. Библиотека стандартных компонентов по технологии КМОП 65 нм
51. Библиотека стандартных элементов ввода-вывода по технологии КМОП 65 нм для разварки проволокой
52. Библиотека стандартных элементов ввода-вывода по технологии КМОП 65 нм для беспроволочного монтажа

Преимущества применения гибридных технологий интеграции чиплетов
Широкая кооперация дизайн-центров по проектированию чиплетов
Снижение стоимости изготовления и повышения выхода годных за счет:
- использования различных техпроцессов (процессорное ядро, интерфейсы);
- уменьшения размеров и площади чиплета.
Массовое использование готовых решений (чиплетов), упрощенное лицензирование по сравнению с СФ-блоками.
8
Сокращение сроков, стоимости проектирования «системы в корпусе» до 10 раз

Отработка технологии интерпозера и состава чиплета
9
На интерпозере установлен процессор ВМ8 разработки ФГУ ФНЦ НИИСИ РАН и 4 модуля памяти DDR

Разработка импортонезависимых инструментов САПР (open-source + собственнные решения)
10
Маршрут проектирования доверенных цифровых и аналого-цифровых КМОП СБИС:
Инструменты создания и верификации логических моделей
Модули для высокоуровневой системной эмуляции отечественных архитектур микроконтроллеров и микропроцессоров
Симулятор RTL на HDL (SystemVerilog, VHDL)
Инструменты синтеза и разработки топологии
Экстрактор SPICE-параметров для стандартных моделей МОП-транзисторов с возможностью подключения отечественного SPICE-симулятора и учёта дозовых эффектов
Схемотехнический и топологический редакторы
SPICE-симулятор
Компиляторы памяти на основе типовых ячеек (включая сбоеустойчивые) по технологии КМОП 28 нм («Микрон»)
Инструмент характеризации библиотечных элементов, блоков памяти и СФ-блоков
Инструмент реализации исходного RTL кода в базисе целевой технологической библиотеки
Инструмент создания тестовой модели проекта и тестовых векторов для последующего тестирования готовых кристаллов на производственные дефекты
Инструмент физического проектирования проекта, включая планировку кристалла, создание сетки питания, размещение вентилей, синтез дерева клоков, трассировку и оптимизацию параметров
Инструменты анализа и верификации топологии
Инструмент проверки логической эквивалентности нетлиста относительно RTL кода
Инструмент получения списка паразитных параметров внутренних соединений для оценки параметров быстродействия проекта
Инструмент проверки параметров быстродействия проекта, влияния перекрестных наводок
Инструмент проверки сетки питания на просадки и эффекты электромиграции, оценки статической, динамической мощности, утечек
Инструмент проверки проекта на правила проектирования DRC, LVS и заливки металлами, включая проверки, обеспечивающие повышенный уровень отказоустойчивости
Инструменты моделирования и анализа внешних воздействующих и специальных факторов
Разработка облачного менеджера управления распределенными вычислениями
требует обязательной собственной разработки

Предложения в проект решения
В условиях санкций и ограничений доступа к зарубежным технологиям проектирования считать крайне актуальной задачей развитие в РФ технологий:
доверенного стандартизированного проектирования ЭКБ;
массового применения доверенных верифицированных СФ-блоков и создание отечественного репозитария СФ-блоков;
построения систем в корпусе на основе чиплетов;
объединения и верификации проектов для мультизапусков;
разработки отечественных САПР, в том числе с использованием «open-source» продуктов.
11
Рекомендовать ФОИВ – государственным заказчикам поставить в 2022 г. НИОКР по соответствующим направлениям.