Слайд 2Шина
Шина – группа проводников (сигналов), соединяющих различные устройства.
Шина позволяет осуществлять обмен данными
![Шина Шина – группа проводников (сигналов), соединяющих различные устройства. Шина позволяет осуществлять](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/424181/slide-1.jpg)
между устройствами.
Обычно, шина содержит сигналы адреса, данных и управляющие сигналы.
Слайд 3Протокол Шины
Соглашения о порядке обмена данными и правилах использования сигналов называются протоколом
![Протокол Шины Соглашения о порядке обмена данными и правилах использования сигналов называются](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/424181/slide-2.jpg)
шины.
По шине передаются дискретные сигналы.
Состояние шины меняется дискретно во времени.
Слайд 4Разновидности Сигналов
Устройства, подключенные к шине наблюдают за состоянием сигналов.
В соответствии с протоколом,
![Разновидности Сигналов Устройства, подключенные к шине наблюдают за состоянием сигналов. В соответствии](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/424181/slide-3.jpg)
устройство управляет сигналами:
Активно
Только одно устройство может управлять данным сигналом
Через выход с тремя состояниями
В каждый момент времени сигналом управляет одно из устройств
Через выход с открытым коллектором
Несколько устройств управляют сигналом («монтажное ИЛИ»)
Слайд 5Мультиплексирование Адреса и Данных
Адрес и данные могут передаваться по одним линиям. Состояние
![Мультиплексирование Адреса и Данных Адрес и данные могут передаваться по одним линиям.](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/424181/slide-4.jpg)
шины определяет, что передают эти линии в данный момент.
Слайд 6Разрядность
Разрядность определяет количество бит адреса и данных, передаваемых по шине.
Разрядность адреса и
![Разрядность Разрядность определяет количество бит адреса и данных, передаваемых по шине. Разрядность](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/424181/slide-5.jpg)
данных может различаться.
Бывают 1-разрядные (последовательные) шины.
Слайд 7Синхронные Шины
Изменения состояния синхронной шины привязаны к периодам тактового сигнала.
Большинство шин –
![Синхронные Шины Изменения состояния синхронной шины привязаны к периодам тактового сигнала. Большинство шин – синхронные.](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/424181/slide-6.jpg)
синхронные.
Слайд 8Временная Диаграмма
Временная диаграмма специфицирует и иллюстрирует протокол шины. Временная диаграмма показывает последовательность
![Временная Диаграмма Временная диаграмма специфицирует и иллюстрирует протокол шины. Временная диаграмма показывает](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/424181/slide-7.jpg)
изменений состояний во времени.
Слайд 9Master/Slave
Master (инициатор) – устройство, инициирующее транзакцию на шине.
Slave – устройство, отвечающее на
![Master/Slave Master (инициатор) – устройство, инициирующее транзакцию на шине. Slave – устройство,](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/424181/slide-8.jpg)
транзакцию.
Архитектура шины может допускать наличие одного или нескольких инициаторов.
Слайд 10Арбитр
Нескольким инициаторам может потребоваться начать обмен одновременно.
Протокол шины должен позволить принять решение:
![Арбитр Нескольким инициаторам может потребоваться начать обмен одновременно. Протокол шины должен позволить](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/424181/slide-9.jpg)
какому мастеру отдать приоритет.
Арбитр – специальное устройство, принимающее это решение.
Слайд 11Примеры Шинных Архитектур - PCI
PCI – Peripheral Component Interconnect
шина используется для подключения
![Примеры Шинных Архитектур - PCI PCI – Peripheral Component Interconnect шина используется](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/424181/slide-10.jpg)
периферийных устройств
синхронная (33/66MHz)
с мультиплексированием адреса и данных
Разрядность – 32/64 бита
Внешний арбитр
3 адресных пространства:
Конфигурационное
Ввода/вывода
Памяти
Слайд 12Примеры Шинных Архитектур – I2C
I2C – Inter-Integrated Circuit
Последовательная шина, 2 линии:
SCL –
![Примеры Шинных Архитектур – I2C I2C – Inter-Integrated Circuit Последовательная шина, 2](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/424181/slide-11.jpg)
синхронизация
SDA – данные
Слайд 13Примеры Шинных Архитектур
VME bus
Multibus, Multibus II
ISA
AMBA
Wishbone
Other…
1-Wire
SCSI
IDE/ATA
USB
AC’97
UTOPIA
MII
![Примеры Шинных Архитектур VME bus Multibus, Multibus II ISA AMBA Wishbone Other…](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/424181/slide-12.jpg)
Слайд 14Мост (bridge)
Мост – устройство, которое транслирует транзакции между шинами (имеющими одинаковую, родственные
![Мост (bridge) Мост – устройство, которое транслирует транзакции между шинами (имеющими одинаковую,](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/424181/slide-13.jpg)
или различные архитектуры).
Мосты позволяют иерархически организовывать шины.
Слайд 16Зачем Нужны Мосты
Интеграция разнородных шин
Масштабирование
Преодоление физических ограничений
Оптимизация потоков данных
Замечание: периферийное устройство может
![Зачем Нужны Мосты Интеграция разнородных шин Масштабирование Преодоление физических ограничений Оптимизация потоков](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/424181/slide-15.jpg)
быть встроенной системой и являться предметом нашего рассмотрения!
Слайд 17DMA – прямой доступ к памяти
Устройство, осуществляющее DMA, способно производить пересылки данных
![DMA – прямой доступ к памяти Устройство, осуществляющее DMA, способно производить пересылки](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/424181/slide-16.jpg)
между устройством и памятью без вмешательства процессора.
Слайд 18Чтение и Запись
Концептуальное различие между операциями чтения и записи в память:
Операция чтения
![Чтение и Запись Концептуальное различие между операциями чтения и записи в память:](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/424181/slide-17.jpg)
– блокирующая. Выполняя операцию чтения, необходимо дождаться результата.
При записи в память, ожидание окончания записи не является обязательным (при условии сохранения последовательности операций).
Операции записи можно откладывать.
Местонахождение буферов влияет на производительность!
Слайд 19Кэш-память
Быстродействующая память, находящаяся между процессором и основной памятью.
В кэш-памяти хранятся часто используемые
![Кэш-память Быстродействующая память, находящаяся между процессором и основной памятью. В кэш-памяти хранятся](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/424181/slide-18.jpg)
данные (принцип локальности).
Позволяет существенно улучшить производительность системы.
Время работы программного кода становится фактически непредсказуемым.
Слайд 21Рассогласование
При осуществлении DMA доступа, содержимое кэш-памяти и основной памяти может стать рассогласованным:
Процессор
![Рассогласование При осуществлении DMA доступа, содержимое кэш-памяти и основной памяти может стать](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/424181/slide-20.jpg)
работает с данными
Устройство пишет в память по тому же адресу.
За этим надо строго следить!