Структура микропроцессора

Основные характеристики
и типы МП
Однокристальные МП с фиксированной разрядностью слова, с фиксированной системой команд и управляющим устройством со «схемной логикой».
Выполняются с использованием различных МОП технологий микроэлектроники позволяющие размещать на одном кристалле большое число элементарных схем.

Основные характеристики
и типы МП
Многокристальные (секционные) микро- программируемые МП с изменяемой разрядностью слова и фиксированным набором микроопераций.
Многокристальный биполярный МП основан на конструктивном принципе функционально-разрядного слоя (несколько одинаковых кристаллов) объединяемых микропрограммным блоком.

Строение МП
КР580ВМ80А — 8-разрядный микропроцессор, полный аналог микропроцессора Intel i8080А (1974 г.). Процессор содержит 4500 транзисторов штатная тактовая частота КР580ВМ80А — до 2,5 МГц, средняя производительность оценивается на уровне 200..500 тыс. оп/c на частоте 2 МГц ,простых операций типа "регистр - регистр" при длительности цикла 250 нс.. Микропроцессор конструктивно помещен в пластиковый корпус с 40 выводами

Состав МПК КР580
Для формирования управляющих сигналов и буферирования данных в микропроцессорных системах на базе микропроцессора КР580ВМ80А применяются микросхемы КР580ВК28 и КР580ВК38.
Для повышения нагрузочной способности и обмена данных между микропроцессором и системной шиной применяют двунаправленные шинные формирователи КР580ВА86 и КР580ВА87.

Состав МПК КР580
Для связи микропроцессора с системной шиной применяют адресные регистры с повышенной нагрузочной способностью КР580ИР82 и КР580ИР83.
Для синхронизации работы микропроцессорной системы используется микросхема генератора тактовых сигналов КР580ГФ24.

Состав МПК КР580
Микросхема КР580ВВ55А – программируемое устройство ввода-вывода параллельной информации, применяется в качестве элемента ввода-вывода общего назначения, сопрягающего различные типы периферийных устройств с магистралью данных систем обработки информации.

Структурная схема микропроцессорной системы на основе микропроцессорного комплекта К580

Структура, организация микро ЭВМ
Микропроцессор является основным компонентом любого микрокомпьютера или микро-ЭВМ.
В основу построения микро-ЭВМ положено три принципа:
Модульность — в языках программирования — принцип, согласно которому логически связанные между собой подпрограммы, переменные и т. д. группируются в отдельные файлы (модули).

Структура, организация микро ЭВМ
Магистральность – это способ соединения между различными модулями компьютера, когда входные и выходные устройства модулей соединяются одними и теми же проводами, совокупность которых называется шиной.
Микропрограммируемость – это способ реализации принципа программного управления.

Структура, организация микро ЭВМ
Современные ЭВМ могут иметь различную архитектуру, но обязательно содержат в своей структуре следующие элементы:
Арифметико-логическое устройство (АЛУ), выполняющее арифметические и логические операции.
Устройство управления (УУ), которое организует процесс выполнения программ.
Запоминающее устройство (память) для хранения программ и данных.
Внешние устройства для ввода–вывода информации (ВУ).

Структура типового МП

Структура типового МП
Шина данных (Data Bus) 8-ми разрядная, т.к. разрядность микропроцессора КР580ВМ80А равна 8-ми (D0-D7). (D0 – младший разряд, D7 – старший разряд, всего 8 разрядов).
Предназначена для передачи данных от микропроцессора к периферийным устройствам, а также в обратном направлении (двунаправленная).

Структура типового МП
Шина адреса (Address Bus), 16-ти разрядная (А0-А15), служит для определения адреса (номера) устройства, с которым процессор обменивается информацией в данный момент. Каждому устройству (кроме процессора), каждой ячейке памяти в микропроцессорной системе присваивается собственный адрес.

Структура типового МП
Шина управления (Control Bus), постоянной размерности не имеет, состоит из отдельных управляющих сигналов. Каждый из этих сигналов во время обмена информацией имеет свою функцию.
Некоторые сигналы служат для стробирования передаваемых или принимаемых данных , для подтверждения приема, сброса данных, или для сброса всех устройств в исходное состояние

Структура типового МП
ОЗУ хранит информацию только при наличии напряжения питания. ОЗУ-это простейший регистр построенный на D – триггерах.
ПЗУ- предназначено для долговременного хранения информации, её нельзя оперативно менять. В ПЗУ информация записывается один раз либо в процессе производства, либо непосредственно перед применением, при помощи специальных программаторов.

Структура типового МП
Соединение всего многообразия внешних устройств с шинами МК осуществляется с помощью интерфейсов, которые следует понимать как унифицированное средство объединения различных устройств в единую систему.
ППА –программируемый параллельный адаптер КР580ВВ55.
ПСА – программируемый связной адаптер КР580ВВ51.

Структура типового МП
Обмен данными с внешними устройствами осуществляется через порты ввода/вывода.
Для микропроцессора Intel 8080 общее число портов ввода/вывода может составлять 256.
В качестве внешних устройств используются клавиатура, дисплей, принтеры, датчики и т.п.

Микропроцессор Intel 8080A ориентирован на работу с памятью, имеющую байтовую организацию (8 бит). Это значит, что микропроцессор считывает информацию побайтно.
Программа и данные хранятся в памяти в ячейках длиной 1 байт (8 бит); каждая ячейка имеет адрес длиной 2 байта (16 бит). Всего процессор может напрямую обращаться к 64К памяти.

Схема подключения выводов микропроцессора КР580ВМ80А и их назначения.

Выводы синхронизации:
F1, F2 – выводы двух неперекрывающихся последовательностей синхроимпульсов;
SYNC – выход синхронизации, сигнал определяет начало каждого машинного цикла команды;
RESET – вход сигнала начальной установки процессора. После прекращения действия сигнала программный счетчик устанавливается в нулевое состояние и процессор начинает работать с нулевого адреса.

Выводы управления ожиданием:
READY – готово внешнее устройство (READY = 1) или не готово (READY = 0). Синхронизирует обмен информации с внешними устройствами.
WAIT – указывает, что процессор находится в состоянии ожидания (WAIT = 1).

Выводы управления памятью:
WR – управление записью в память или во внешние устройства; низкий уровень указывает, что процессор выдал данные на магистраль данных D7-D0.

Выводы управления магистралью данных:
DBIN – указывает, что магистраль данных (D7-D0) находится в режиме приема. Используется для управления чтением данных из памяти или внешнего устройства.

Выводы управления прерыванием:
INT – запрос прерывания внешним устройством, запрашивающих обмен с процессором в режиме прерывания.
INTE – выход сигнала разрешения прерывания (INTE = 1), указывающего на то, что процессор готов к обмену в режиме прерывания; (INTE = 1 – если готов, INTE = 0 – если не готов).

Выводы управления захватом магистралей в режиме ПДП:
HLD – вход запроса захвата магистралей D7-D0 и магистрали адреса А15-А0 внешними устройствами. Процессор переходит в режим ЗАХВАТ и отключает магистрали D7-D0 и А15-А0 (переходит в высокоимпедансное состояние).
HLDA – выход подтверждения захвата. Указывает, что процессор находится в состоянии ЗАХВАТ. Магистрали данных и адреса при этом отключены от выводов.

Архитектура микропроцессора
Устройство разделения на страницы
Декодер
Арифметико-логическое устройство
Регистры
Управляющее устройство
Устройство защитного тестирования
Устройство разбиения на сегменты
Устройство предпочтительного доступа
Устройство сопряжения с шиной

Устройство сопряжения с шиной управляет связями между микропроцессором и другими узлами автомата, также регулирует обмен информацией между отдельными компонентами микропроцессора.
Устройства разделения на страницы и сегменты помогают устройству сопряжения с шиной устанавливать местонахождение информации.
Управляющее устройство дает команды остальным частям процессора собирать данные, производить вычисления и хранить результаты.
Электрическая схема арифметико-логического устройства осуществляет вычисления в микропроцессоре.
Устройство защитного тестирования проверяет, чтобы в команды и вычисления не вкралась ошибка.
Устройство предпочтительного доступа выстраивает последовательность команд для декодера, который осуществляет их перевод.
Декодер преобразует входные данные в форму, в которой исполняющее устройство может их обрабатывать.
Регистры предназначены для временного хранения данных, необходимые процессору, и промежуточных результатов вычислений.

Структурная схема микропроцессора КР580ВМ80А (i8080А)

Микропроцессор КР580ВМ80А реализован на основе общей внутренней магистрали данных и включает в себя следующие функциональные узлы: блок регистров с адресной логикой; блок АЛУ; двунаправленную буферизованную магистраль данных; блок управления и синхронизации.

Блок регистров
Содержит шесть 16-ти битовых регистров, образующих статическую память с произвольным доступом (регистр – пространство из восьми бит, схема или устройство хранения информации).
Три из них могут использоваться как шесть отдельных 8-ми разрядных программно-доступных регистров B, C, D, E, H, L общего назначения для хранения операндов или как три 16-ти разрядных программно-доступных пары BC, DE, HL для хранения адресов или двухбайтовых операндов.

При выполнении арифметических и логических операций с регистровой адресацией в регистрах хранятся 8-ми разрядные операнды, которые передаются в АЛУ для участия в операции. Второй операнд и результат операции хранятся в блоке АЛУ.
Содержимое каждого из регистров можно переслать в блок АЛУ или в память через 8-ми битовые мультиплексоры (МП) и внутреннюю магистраль данных.

Регистр-счетчик (РС)
Используется в качестве программного счетчика и хранит адрес текущей команды программы.
Его содержимое автоматически увеличивается после выборки каждого байта команды схемой адресной логики.
Загрузка и выдача содержимого РС осуществляется через мультиплексоры и внутреннюю магистраль данных.

Указатель стека (SP)
SP хранит адрес ячейки стековой области памяти, к которой было сделано последнее обращение.
Содержимое SP уменьшается на 1 перед каждым занесением слова в стек или увеличивается на 1 после каждого извлечения из стека.

Пара регистров W и Z
Это 8-разрядные регистры. Они недоступны программисту. Используются для запоминания двухбайтовых и трёхбайтовых команд перехода, передаваемых с внутренней магистрали данных в счётчик команд.

Адресная логика
предназначена для хранения, программного изменения и выдачи на магистраль А15-А0 адресов данных и команду.
Она содержит буферный регистр адреса (БРА), логическую схему инкремента-декремента (СИД) и адресный буфер.
Буферный регистр адреса принимает и хранит адрес с любого 16-ти разрядного регистра. Его выход связан со входами СИД и БРА.

Блок АЛУ.
Предназначен для выполнения арифметических и логических операций над числами в параллельном 8-ми разрядном двоичном коде.
Информация обрабатывается в АЛУ с использованием регистра временного хранения (ВР), аккумулятора временного хранения (ВА), аккумулятора (А) и регистра признаков F.

Регистр флагов F
8 разрядный регистр, содержащий информацию о текущем состоянии микропроцессора.
Имеет пять однобитовых флагов состояния, которые индицируют результаты выполнения арифметических и логических операций. В зависимости от состояния этих флагов некоторые машинные команды могут изменять последовательность выполнения команд в программе.

Двунаправленная магистраль данных
Служит для организации связи микропроцессора с другими микросхемами, входящими в состав микро-ЭВМ.
Она включает в себя внутреннюю магистраль данных, буфер данных (БД) и соединена с выводами магистрали данных D7-D0 микропроцессора.
Буфер данных – 8-ми разрядный двунаправленный с тремя состояниями – предназначен для развязки внутренней и внешней магистрали данных. Он состоит из буферного регистра данных и формирователей.

В режиме вывода информация с внутренней магистрали загружается в буферный регистр, а затем передается на внешнюю магистраль данных через формирователи.
При вводе данные из внешней магистрали через формирователи непосредственно передаются на внутреннюю магистраль. Буферный регистр данных при этом отключается. Он отключается также при выполнении операций, не связанных с передачей информации процессором.
Двунаправленная магистраль данных