Цифроаналоговые преобразователи

Условное графическое обозначение:
n -разрядность ЦАП
Цифроаналоговые преобразователи

Классификация ЦАП.
ЦАП на декодирующих сетках
сопротивлений взвешенных по двоичному закону.
2. ЦАП на декодирующих сетках сопротивлений R - 2R.
3. ЦАП c токовыми ключами.
4. ЦАП со стабилизацией разрядных токов транзисторными источниками тока.

Статические параметры ЦАП
1. Разрешающая способность.
Шаг квантования ΔUq или приращение выходного напряжения UN при увеличении входного кода на единицу младшего разряда (МЗР). Среднее значение шага квантования:
n -разрядность ЦАП
2.Погрешность смещения нуля.
Значения напряжения δUN0 на выходе ЦАП при нулевом значении входного кода. Погрешность аддитивная. Измеряется в % от ПШ или в долях МЗР.
3.Погрешность полной шкалы (интегральная нелинейность).
Разность между реальным и идеальным пределами шкалы при отсутствии смещения нуля, измеряется в % от ПШ или долях МЗР :
4.Дифференциальная нелинейность.
Максимальное отклонение реального шага квантования от номинального, Измеряется в % от ПШ или в долях МЗР.

Динамические параметры ЦАП
1. Время установления tу.
Интервал времени от момента изменения входного кода до момента, когда выходной аналоговый сигнал окончательно войдет в зону заданной ширины, симметрично расположенную относительно установившегося значения UN1.
2. Частота обновления fmax.
Максимальная частота, с которой может происходить смена содержимого входных регистров ЦАП. fmax ≤ 1/[(2….3)tуmax]
3. Скорость нарастания.
Максимальная скорость изменения UN(t) во время переходного процесса. Определяется как отношение ∆UN ко времени ∆t, за которое произошло это приращение.

ΔUi=const
ЦАП последовательного типа унитарного кода
(T-tи)>>RC1

ЦАП с декодирующей взвешенной сеткой сопротивлений
и выходом по напряжению

Параллельный ЦАП каскадного типа.

ЦАП с декодирующей сеткой R-2R и токовыми ключами.
Функция преобразования:

НАЗНАЧЕНИЕ ВЫВОДОВ
10 разрядный ЦАП типа 572ПА1. (R-2R)
Основные электрические
параметры при: ТА=+25 ±10ºС,
VCC=+15В ±10%, VREF=10,24В ± 0,25%

Высокоточный ЦАП на источниках тока.
1)Площади эмиттеров транзисторов формируются в соответствии с весовыми токами (многоэмиттерные).
2)Ток транзистора VT0 младшего разряда равен половине тока через VT1 , т.к. токи VT0 и VTL равны.
3)Функция преобразования

НАЗНАЧЕНИЕ ВЫВОДОВ
8 разрядный ЦАП типа 1108ПА2. (с источниками тока)
Основные электрические
параметры при: ТА=+25ºС,
VCC=+5..15В

ЦАП – принцип токового интегрирования
(тройное токовое интегрирование)
В момент времени tО импульсом tП 16 разрядов входного регистра RG
переписываются в три счетчика – для 6 старших разрядов, для 5 средних разрядов и для 5 младших разрядов. Одновременно включаются ключи K1, K2 и K3, подключая источники тока к заряду ёмкости С1 интегратора.

ЦАП – принцип токового интегрирования
(тройное токовое интегрирование)
продолжение
2. Одновременно тактовые импульсы f0 начинают обнулять счётчики. Время на обнуление зависит от чисел записанных в этих счётчиках

Интерфейсы цифроаналоговых преобразователей.
Цифровые интерфейсы выполняют функцию связи управляющих входов ключей ЦАП с источниками цифровых сигналов – микропроцессорами и микроконтроллерами.
Если ЦАП принимает входное слово от шины данных, то для управления процессом загрузки ЦАП должен иметь соответствующую схему управления, управляющие входы и хранить это слово до получения нового.
В зависимости от способа загрузки входного слова различают ЦАП с последовательным либо с параллельным интерфейсами.

1. ЦАП с последовательным интерфейсом.
Микросхема содержит:
- собственно ЦАП;
- RG1-2n - последовательный регистр сдвига (загрузки);
- RG2-2n – параллельный регистр хранения (буферный регистр);
- управляющую логику.
3. При передаче по одной линии входных кодов в несколько ЦАП последний разряд регистра сдвига соединяется с выводом D0 микросхемы. Этот вывод подключают к входу D1 следующего ЦАП и т.д.
1. Загрузка входного слова:
При активном уровне сигнала CS (логический «0») входное слово длины N (равной разрядности ЦАП) загружается по линии D1 в регистр сдвига под управлением тактовой последовательности CLK.
2. Запись входного слова:
После окончания загрузки, выставив активный уровень (логический «0») на линию LD, входное слово записывают в регистр хранения, выходы которого непосредственно соединены с ключами ЦАП.

Временные диаграммы работы последовательного интерфейса.
D1 – загрузка входного слова;
CLK – тактовые импульсы управления;
СS – разрешение на загрузку в регистр сдвига;
LD - разрешение на запись в регистр хранения;
ti – минимальные значения интервалов времени в последовательностях управляющих сигналов.
Для ЦАП AD7233 эти интервалы близки к 50нс.

2. ЦАП с параллельным интерфейсом.
Параллельный интерфейс - на входы ЦАП подается все входное слово целиком.
Микросхема содержит:
- собственно ЦАП;
- RG1-2n - регистр хранения 1;
- RG2-2n – регистр хранения 2;
- управляющую логику.
Два регистра хранения необходимы, если пересылка входного кода в ЦАП и установка выходного аналогового сигнала, соответствующая этому коду, разделены во времени.
Подача на вход CLR сигнала низкого уровня приводит к обнулению первого регистра и соответственно выходного напряжения ЦАП.

При подключении к ЦАП цифровых устройств, разрядность которых не совпадает с разрядностью ЦАП, интерфейс ЦАП включает в себя дополнительно буферную память и регистр хранения.
Временные диаграммы работы параллельного интерфейса.
2. При параллельном интерфейсе с переходом от одной кодовой комбинации на входе ЦАП к другой на выходе преобразователя возникают короткие выбросы напряжения, их амплитуда может достигать 50% от UN. Эти выбросы вызваны неодновременностью срабатывания разрядных ключей в декодирующей сетке
ЗАМЕЧАНИЯ:
CLR – сброс первого регистра RG1 в «0» и установка на выходе ЦАП напряжения UN=0;
СS – разрешение на загрузку в регистры;
LD – разрешение на загрузку регистра RG2;
WR – разрешение на запись в регистр RG1 и управление ключами ЦАП.