ЛР2. Регистровый файл. Память. Программируемое устройство

Март 7, 2021

Главная
Разное
ЛР2. Регистровый файл. Память. Программируемое устройство

Содержание

2. План лабораторной работы 1 пара Пример синтеза памяти на языке Verilog HDL (T) Синхронная память (T)
3. Пример синтеза памяти на языке Verilog HDL
4. Трехпортовый регистровый файл
5. Трехпортовый регистровый файл
6. Задание
7. План лабораторной работы 1 пара Пример синтеза памяти на языке Verilog HDL (T) Синхронная память (T)
8. Архитектура
9. Безусловный переход Условный переход Откуда пишем в регистровый файл, и пишем ли вообще
10. 1. Операция на АЛУ
11. 2. Загрузка константы
12. 3. Загрузка с внешних устройств
13. 4. Безусловный переход
14. 5. Условный переход
15. Пример программы (13 * switches)
16. Пример программы (13 * switches)
17. Пример программы (13 * switches)
18. Пример программы (13 * switches)
19. Пример программы (13 * switches)
20. Пример программы (13 * switches)
21. Пример программы (13 * switches)
22. Пример программы (13 * switches)
23. Пример программы (13 * switches)
24. Пример программы (13 * switches)
25. Пример программы (13 * switches)
26. Пример программы (13 * switches)
27. Пример программы (13 * switches)
28. Пример программы (13 * switches)
29. Пример программы
31. Скачать презентацию

Слайд 2

План лабораторной работы
1 пара
Пример синтеза памяти на языке Verilog HDL (T)
Синхронная память

План лабораторной работы 1 пара Пример синтеза памяти на языке Verilog HDL

(T)
Синтез и верификация трехпортового регистрового файла (S)
2 пара
Архитектура и микроархитектура программируемого устройства (T)
Пример программы (T)
Реализация микроархитектуры. Программирование (S)
Проверка на отладочном стенде (S)

Слайд 3

Пример синтеза памяти на языке Verilog HDL

Пример синтеза памяти на языке Verilog HDL

Слайд 4

Трехпортовый регистровый файл

Трехпортовый регистровый файл

Слайд 5

Трехпортовый регистровый файл

Трехпортовый регистровый файл

Слайд 6

Задание

Задание

Слайд 7

План лабораторной работы
1 пара
Пример синтеза памяти на языке Verilog HDL (T)
Синхронная память

План лабораторной работы 1 пара Пример синтеза памяти на языке Verilog HDL

(T)
Синтез и верификация трехпортового регистрового файла (S)
2 пара
Архитектура и микроархитектура программируемого устройства (T)
Пример программы (T)
Реализация микроархитектуры. Программирование (S)
Проверка на отладочном стенде (S)

Слайд 8

Архитектура

Архитектура

Слайд 9

Безусловный переход
Условный переход
Откуда пишем в регистровый файл, и пишем ли вообще

Безусловный переход Условный переход Откуда пишем в регистровый файл, и пишем ли вообще

Слайд 10

1. Операция на АЛУ

1. Операция на АЛУ

Слайд 11

2. Загрузка константы

2. Загрузка константы

Слайд 12

3. Загрузка с внешних устройств

3. Загрузка с внешних устройств

Слайд 13

4. Безусловный переход

4. Безусловный переход

Слайд 14

5. Условный переход

5. Условный переход

Слайд 15

Пример программы (13 * switches)

Пример программы (13 * switches)

Слайд 16

Пример программы (13 * switches)

Пример программы (13 * switches)

Слайд 17

Пример программы (13 * switches)

Пример программы (13 * switches)

Слайд 18

Пример программы (13 * switches)

Пример программы (13 * switches)

Слайд 19

Пример программы (13 * switches)

Пример программы (13 * switches)

Слайд 20

Пример программы (13 * switches)

Пример программы (13 * switches)

Слайд 21

Пример программы (13 * switches)

Пример программы (13 * switches)

Слайд 22

Пример программы (13 * switches)

Пример программы (13 * switches)

Слайд 23

Пример программы (13 * switches)

Пример программы (13 * switches)

Слайд 24

Пример программы (13 * switches)

Пример программы (13 * switches)

Слайд 25

Пример программы (13 * switches)

Пример программы (13 * switches)

Слайд 26

Пример программы (13 * switches)

Пример программы (13 * switches)

Слайд 27

Пример программы (13 * switches)

Пример программы (13 * switches)

Слайд 28

Пример программы (13 * switches)

Пример программы (13 * switches)

Слайд 29

Пример программы

Пример программы