Слайд 2HDL – Hardware Description Language
HDL используются для концептуальной разработки цифровых интегральных схем.
Наиболее
![HDL – Hardware Description Language HDL используются для концептуальной разработки цифровых интегральных](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/468236/slide-1.jpg)
распространенные HDL:
Verilog
VHDL
Слайд 3Абстракция Дизайна
HDL позволяют иерархически описать систему как совокупность блоков (черных ящиков), имеющих
![Абстракция Дизайна HDL позволяют иерархически описать систему как совокупность блоков (черных ящиков),](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/468236/slide-2.jpg)
внешние интерфейсы.
Блок может быть описан как состоящий из составных блоков.
Абстрагирование позволяет скудному человеческому мозгу иметь дело с очень сложными системами.
Слайд 4Абстракция Описания
HDL позволяет описывать систему с различными уровнями детализации.
Обычно разработка ведется сверху
![Абстракция Описания HDL позволяет описывать систему с различными уровнями детализации. Обычно разработка](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/468236/slide-3.jpg)
вниз, путем последовательного уточнения дизайна.
Слайд 5HDL Design Flow
Уровни абстракции Verilog:
Behavioral – система описывается как совокупность параллельных алгоритмов
RTL
![HDL Design Flow Уровни абстракции Verilog: Behavioral – система описывается как совокупность](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/468236/slide-4.jpg)
(Register-Transfer Level) – система описывается в терминах регистров и пересылок данных.
Gate Level – система описана как сеть базовых логических примитивов. Заданы временные свойства элементов и связей. Gate Level обычно синтезируется из RTL.
Слайд 6Simulation (Моделирование)
Программа на Verilog может быть промоделирована.
Обычно моделирование осуществляется в тестовом окружении
![Simulation (Моделирование) Программа на Verilog может быть промоделирована. Обычно моделирование осуществляется в](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/468236/slide-5.jpg)
(test bench).
Используя встроенные функции, в процессе моделирования можно выполнять вывод данных на экран или собирать трассу интересующих сигналов.
Слайд 7PLI – Programming Language Interface
Описание Verilog и VHDL включает также C-интерфейс, позволяющий
![PLI – Programming Language Interface Описание Verilog и VHDL включает также C-интерфейс,](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/468236/slide-6.jpg)
программному коду на языке C выполняться во время моделирования Verilog-программы.
PLI позволяет получить полную информацию о структуре и состоянии системы.
Слайд 8Синтез
Не каждая конструкция Verilog может быть синтезирована.
Technology library – определяет особенности технологического
![Синтез Не каждая конструкция Verilog может быть синтезирована. Technology library – определяет](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/468236/slide-7.jpg)
процесса (набор базовых элементов)
Constraints – параметры, описывающие что мы ждем от результата синтеза (скорость, площадь, …)
Netlist – код на Verilog или в другом виде, описывающий соединения базовых элементов.
Слайд 11Маска
Маска – стеклянная пластина, покрытая хромом, на которой вытравлен «рисунок» соответствующего слоя,
![Маска Маска – стеклянная пластина, покрытая хромом, на которой вытравлен «рисунок» соответствующего](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/468236/slide-10.jpg)
в соответствии с библиотекой технологии и синтезированной сетью.
Длина световой волны, используемой при проецировании на подложку (wafer – вафля) – важная характеристика технологического процесса.
Слайд 12FPGA – Field Programmable Gate Array
Устройство, позволяющее запрограммировать логику своей работы.
Представляет из
![FPGA – Field Programmable Gate Array Устройство, позволяющее запрограммировать логику своей работы.](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/468236/slide-11.jpg)
себя регулярную структуру из базовых логических блоков (CLB), блоков ввода/вывода, матрицы соединений.
Дорого при массовом использовании, выгодно при мелкосерийном производстве и прототипировании.