Слайд 2Общая структура микропроцессора CortexA9
![Общая структура микропроцессора CortexA9](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/960108/slide-1.jpg)
Слайд 5Формат команды (команда загрузки)
![Формат команды (команда загрузки)](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/960108/slide-4.jpg)
Слайд 7Команды прямой и обратной загрузки.
К памяти данных относятся ячейки памяти и регистры
![Команды прямой и обратной загрузки. К памяти данных относятся ячейки памяти и](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/960108/slide-6.jpg)
данных внутренних параллельных интерфейсов.
Слайд 8Команды прямой и обратной загрузки.
Адрес ячейки (или регистра порта) заносится в один
![Команды прямой и обратной загрузки. Адрес ячейки (или регистра порта) заносится в](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/960108/slide-7.jpg)
из регистров общего назначения. Этот регистр становится базой.
Например:
LDR R0,=0xFF200000 // псевдооперация, запись адреса в регистр;
STR R2,[R0] // запись из R2 данных в порт по базовому адресу.
К базовому адресу может добавляться смещение.
Например:
STR R3,[R0, #0x20] // запись из R3 данных в порт с адресом, смещенным от базового на 32 позиции.
Слайд 9Команды прямой и обратной загрузки.
При записи STR R3,[R0, #0x20] – состояние базы
![Команды прямой и обратной загрузки. При записи STR R3,[R0, #0x20] – состояние](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/960108/slide-8.jpg)
не меняется.
При записи STR R3,[R0, #0x20]! – состояние изменяется на 32 единицы до копирования содержимого R3 в порт.
При записи STR R3,[R0], #0x20 – состояние изменяется на 32 единицы после копирования содержимого R3 в порт.
Адрес точки назначения при всех трех записях будет одинаковый!
Слайд 10Структура регистра текущего статуса программы
![Структура регистра текущего статуса программы](/_ipx/f_webp&q_80&fit_contain&s_1440x1080/imagesDir/jpg/960108/slide-9.jpg)