Открытая архитектура и экосистема RISC-V

Март 15, 2021

Главная
Информатика
Открытая архитектура и экосистема RISC-V

Содержание

2. Syntacore: основные факты Компания - разработчик процессорного IP Основана в 2015 г, офисы в Санкт-Петербурге и
3. Решения Syntacore Доступна линейка процессорных ядер с системой команд RISC-V 4 процессора, включая IP с открытым
4. Что такое RISC-V RISC-V - это качественный, современный, открытый и свободный стандарт на набор команд процессора
5. Консорциум RISC-V (RISC-V Foundation) Copyright © 2018 Syntacore. All trademarks, product, and brand names belong to
6. Принципы организации консорциума Основан в августе 2015 как некоммерческая организация, Устав утвержден в декабре 2016 Цель
7. Отличительные черты RISC-V ISA Простота Существенно меньше, чем другие коммерческие ISA Разработана с чистого листа, отсутствие
8. Что меняет RISC-V Решает проблему зависимости целых отраслей от решений и политики конкретных компаний Инновации на
9. Недавние события Ряд крупнейших компаний объявили о переходе на RISC-V в собственных СнК: Microsemi Nvidia Western
10. Поставщики RISC-V IP Коммерческие: Andes Technology (2) Codasip (3) Cortus (1) C-SKY(**) Esperanto technologies (**) Roa-logic
11. Национальные программы Индия: выбрала RISC-V национальным стандартом на ISA элементной базы США: агентство DARPA указывает RISC-V
12. Дополнительные ресурсы по RISC-V Foundation: https://riscv.org/ Specifications: https://riscv.org/specifications/ GitHub: https://github.com/riscv Mailing Lists: http://riscv.org/mailing-lists Open-source SCR1 core:
14. Скачать презентацию

Слайд 2

Syntacore: основные факты
Компания - разработчик процессорного IP
Основана в 2015 г, офисы в

Санкт-Петербурге и Москве
Более 25 сотрудников, поиск специалистов
Резидент IT-кластера «Сколково» с 2017 г
Опыт команды
Более 10 лет в корпоративном R&D (крупнейшая полупроводниковая МНК)
Разработанные ядра и СнК запущены в массовое производство
15+ tapeouts, 180..14 нм
Более 3 лет опыта с RISC-V ISA (член консорциума)
Основные компетенции
Высокопроизводительные энергоэффективные ядра и IP
ASIP технологии и реконфигурируемые архитектуры
Исследования в областях вычислительных архитектур и свойств алгоритмов
Компиляторные технологии

Слайд 3

Решения Syntacore
Доступна линейка процессорных ядер с системой команд RISC-V
4 процессора, включая IP

с открытым кодом, расширение линейки в 2019 году
SDK, образцы в кремнии, инструменты, документация
Синтезируемое (Soft) IP и/или Топология ИС (Hard/Firm IP)
Сервис по специализации процессорных ядер под задачи заказчика для ускорения/повышения эффективности вычислений (возможность 10x)
Полный цикл поддержки: инструменты, интеграция в СнК, миграция приложений

Слайд 4

Что такое RISC-V
RISC-V - это качественный, современный, открытый и свободный стандарт на

набор команд процессора (ISA, instruction set architecture)
32-, 64-, 128 бит базовые наборы, поддержка расширяемости
Создавать совместимые процессоры разрешено всем
бесплатная архитектурная лицензия
в том числе с расширением системы команд
На базе RISC-V возможны как открытые, так и проприетарные имплементации
Стандарт управляется RISC-V Foundation
отраслевая non-profit ассоциация по типу PCI-SIG и USB-IF
открытость и невозможность контроля со стороны отдельных компаний

Слайд 5

Консорциум RISC-V (RISC-V Foundation)
Copyright © 2018 Syntacore. All trademarks, product, and brand

names belong to their respective owners.

Слайд 6

Принципы организации консорциума
Основан в августе 2015 как некоммерческая организация, Устав утвержден в

декабре 2016
Цель – развитие и продвижения стандарта RISC-V
Стандарт RISC-V ISA и другие относящиеся стандарты должны оставаться открытыми и бесплатным (license-free) для всех
RISC-V ISA спецификации должны быть всегда доступны для всех для онлайн загрузки
Тесты совместимости (compliance tests) должны быть всегда доступны для всех в исходных кодах
Для защиты стандарта, только члены RISC-V консорциума (с коммерческими RISC-V продуктами) могут использовать товарный знак RISC-V и только для устройств, которые пройдут тестирование с использованием публично-доступных тестов совместимости

Слайд 7

Отличительные черты RISC-V ISA
Простота
Существенно меньше, чем другие коммерческие ISA
Разработана с чистого листа,

отсутствие legacy
Четкое разделение вычислительной (user) и системной (privileged) частей набора команд
Имплементационная нейтральность (отсутствие микроархитектурно- или технологически- обусловленных свойств)
Модульная структура с поддержкой расширяемости/специализации
Небольшой базовый набор команд с набором стандартных расширений
Разумное управление кодированием команд, существенное резервирование
Стабильность
Базовый набор и стандартные расширения зафиксированы
Добавление функциональности через расширения, не выпуск новых версий
Управляется пользователями ISA
Разработана с участием ведущих профильных ученых и экспертов из промышленности

Слайд 8

Что меняет RISC-V
Решает проблему зависимости целых отраслей от решений и политики конкретных

компаний
Инновации на уровне процессорной технологии становятся доступны для широкого круга компаний-производителей
Существенно уменьшается полная стоимость разработки специализированных процессорных технологий
Общее уменьшение затрат на разработку
Стоимость лицензий - открытая конкуренция производителей IP
Стандартизация SW
Возможность создания по-настоящему эффективных гетерогенных систем с единой программной моделью

Пример СнК
(Qualcomm Snapdragon 810)

processors

Main
processors

Слайд 9

Недавние события
Ряд крупнейших компаний объявили о переходе на RISC-V в собственных СнК:
Microsemi
Nvidia
Western

Digital
RISC-V становится основой учебных
программ по CS/EE направлению
во многих университетах
Существенное внимание на основных
профильных конференциях (EW, DAC,
Hotchips, SOCconf, MICRO, Linley processor conference)
Более ста компаний по всей цепи производства ИС
составляют стратегические планы с учетом
существования RISC-V

Слайд 10

Поставщики RISC-V IP
Коммерческие:
Andes Technology (2)
Codasip (3)
Cortus (1)
C-SKY()
Esperanto technologies ()
Roa-logic (1)
Microsemi (1)
SiFive (3*)
Syntacore

(4)
(*) Генерируются на основе Rocket
(**) Объявлены планы, дата доступности TBD

C открытым кодом:
Rocket by SiFive https://github.com/freechipsproject/rocket-chip
SCR1 by Syntacore https://github.com/syntacore/scr1
PULPino by EZTH http://www.pulp-platform.org
picoRV32 by Clifford Wolf https://github.com/cliffordwolf/picorv32
SODOR by USB-BAR https://github.com/ucb-bar/riscv-sodor
rv12* by Roa-logic https://github.com/RoaLogic/RV12
ORCA by vectorblox https://github.com/vectorblox/orca
SHAKTI by IIT Madras https://bitbucket.org/casl/shakti_public
f32c by University of Zagreb https://github.com/f32c/f32c
(*) Некоммерческая лицензия

Слайд 11

Национальные программы
Индия: выбрала RISC-V национальным стандартом на ISA элементной базы
США: агентство DARPA

указывает RISC-V в списке требований по ряду программ
Израиль: IIA (Israel Innovation Authority) объявило о создании проекта GenPro на основе RISC-V (общая процессорная платформа)
Программы в ряде стран - на разных стадиях рассмотрения

“If your country wishes to control security of its own information infrastructure, and further its own domestic semiconductor industry, sponsor RISC-V”
Krste Asanovich, CotB RISC-V Foundation

Слайд 12

Дополнительные ресурсы по RISC-V
Foundation: https://riscv.org/
Specifications: https://riscv.org/specifications/
GitHub: https://github.com/riscv
Mailing Lists: http://riscv.org/mailing-lists
Open-source SCR1 core: https://github.com/syntacore/scr1
RISC-V

Workshop Proceedings: http://riscv.org/category/workshops/proceedings
Stack Overflow: http://stackoverflow.com/questions/tagged/riscv
“The Case for Open Instruction Sets”, Microprocessor Report
“RISC-V Offers Simple, Modular ISA”, Microprocessor Report
“An Agile Approach to Building RISC-V Microprocessors”, IEEEMicro41

Открытая архитектура и экосистема RISC-V

Содержание

Syntacore: основные фактыКомпания - разработчик процессорного IPОснована в 2015 г, офисы в

Решения SyntacoreДоступна линейка процессорных ядер с системой команд RISC-V4 процессора, включая IP

Что такое RISC-VRISC-V - это качественный, современный, открытый и свободный стандарт на

Консорциум RISC-V (RISC-V Foundation)Copyright © 2018 Syntacore. All trademarks, product, and brand

Принципы организации консорциумаОснован в августе 2015 как некоммерческая организация, Устав утвержден в

Отличительные черты RISC-V ISAПростотаСущественно меньше, чем другие коммерческие ISAРазработана с чистого листа,

Что меняет RISC-VРешает проблему зависимости целых отраслей от решений и политики конкретных

Недавние событияРяд крупнейших компаний объявили о переходе на RISC-V в собственных СнК:MicrosemiNvidiaWestern

Поставщики RISC-V IPКоммерческие:Andes Technology (2)Codasip (3)Cortus (1)C-SKY(**)Esperanto technologies (**)Roa-logic (1)Microsemi (1)SiFive (3*)Syntacore

Национальные программыИндия: выбрала RISC-V национальным стандартом на ISA элементной базыСША: агентство DARPA

Дополнительные ресурсы по RISC-VFoundation: https://riscv.org/Specifications: https://riscv.org/specifications/GitHub: https://github.com/riscvMailing Lists: http://riscv.org/mailing-listsOpen-source SCR1 core: https://github.com/syntacore/scr1RISC-V

Похожие презентации