Содержание
- 2. Архитектура Микроархитектура Набор внутренних устройств Взаимодействие устройств Интерфейс для работы с процессором Набор используемых команд Набор
- 3. Ассоциативная память В каждой ячейке хранится ключ и данные Выборка данных осуществляется по заданному ключу Каждая
- 4. Устройство кэша (частично ассоциативная память) Значение из тега Номер линии Смещение внутри линии Адрес Линия (блок)
- 5. MESI (Modified Exclusive Shared Invalid) протокол когерентности WB памяти Процессор содержит несколько специальных буферов для уменьшения
- 6. Типы данных Целые (8, 16, 32, 64 бита) без знака со знаком Числа с плавающей точкой
- 8. Целочисленные регистры (32-битный режим) Регистры общего назначения(General-purpose registers): 8 32-битных регистров используются 32-битном режиме для обращения
- 9. Целочисленные регистры (64-битный режим) Регистры общего назначения(General-purpose registers): 16 64-битных регистров используются 32-битном режиме для обращения
- 10. Двоичная арифметика Арифметика целых чисел без знака по модулю 16 Вычитание 7 – 3 = 0111
- 12. x87 регистры
- 13. Слово статуса x87
- 14. Контрольное слово x87
- 15. SSE 8 или 16 128-битных регистров (xmm00-xmm07) Регистр статуса и контрольной информации (mxcsr)
- 16. Формат инструкции Операнд может быть следующих типов Регистр Память База + индекс * множитель + смещение
- 17. Примеры инструкций Add rax, [rbx + 2*rdx + 8] (rax Mul rcx (rdx:rax Cmp rcx, rdi
- 18. SSE1, 2, 3 Paddusw xmm1, xmm2 (paddsq, paddb) Addps xmm1, xmm2 (subpd, mulps, divps) Cvttpd2pi xmm1,
- 19. Q&A
- 21. Скачать презентацию