Логическое проектирование комбинационных устройств на основе ПЛИС фирмы Xilinx

1 вариант схемы

2 вариант схемы

3 вариант схемы – описание на языке VHDL
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity ADD is
Port(A: in std_logic_vector(3 downto 0);
B: in std_logic_vector(3 downto 0);
S: out std_logic_vector(3 downto 0);
CI: in std_logic;
CO: out std_logic);
end ADD;
architecture Behavioral of ADD is
signal sum: std_logic_vector(4 downto 0);
begin
sum <= ('0'&A) + ('0'&B) + CI;
S <= sum(3 downto 0) when sum < "01010" else (sum - "01010");
CO <= '0' when sum < "01010" else '1';
end Behavioral;

Сравнение затрат ресурсов ПЛИС

Можно получить несколько подобных таблиц:
для разных семейств ПЛИС:
- CPLD xc95288xl;
- CPLD CoolRunner;
- FPGA Spartan3;
- для различных настроек
программы трассировки

САПР Decomposer

Возможности
САПР Decomposer
Задание проектируемой схемы в виде числовой (логической) последовательности
Проведение параллельной и последовательной декомпозиции
Детализация схемы до уровня двухвходовых блоков
Анализ полученной схемы на соответствие исходному описанию
Трансляция схемы в описание на языкеVHDL

Главное окно приложения
Исходное описание
Результат декомпозиции

Параллельная декомпозиция

Последовательная декомпозиция

1 вариант схемы

Анализ схемы

Детализация схемы и покрытие заданными логическими элементами

2 вариант схемы:
на основе стандартного четырехразрядного сумматора и входных/выходных кодопреобразователей

Числовая последовательность входного кодопреобразователя:
0123 4567 ***8 9***

Числовая последовательность выходного кодопреобразователя:
00 01 02 03 04 05 06 07
0B 0C 10 11 12 13 14 15
16 17 1B 1C ** ** ** **
** ** ** ** ** ** ** **

Описание на VHDL

Типовые ошибки в КР:
- нарушение логической структуры изложения материала в пояснительной записке КР («электронный компонент ПЛИС»);
- несоблюдение требований ГОСТ по оформлению КР;
- «некорректные» названия блоков и схем;
- покрытие простых блоков «сложными» элементами (мультиплексорами 16/1 и т.п.);

Правильные схемы